

**Untersuchung von Silizium- und Germanium-Nano-Clustern
für die moderne Speichertechnologie**

Vom Fachbereich Elektrotechnik und Informationstechnik
der Universität Hannover
zur Erlangung des akademischen Grades
Doktor-Ingenieur
genehmigte Dissertation

von Dipl.-Phys. Steffen Paprotta

geboren am 02.12.1970 in Hannover

1. Referent: Prof. Dr. Karl R. Hofmann

2. Referent: Prof. Dr.-Ing. Wolfgang Mathis

Tag der Promotion: 20.12.2004

Kurzfassung

In dieser Arbeit wurden Nano-Cluster-Speicher für den Einsatz in der modernen Speichertechnologie hergestellt und charakterisiert. Dabei konnte gezeigt werden, dass das Nano-Cluster-Speicher-Konzept in Verbindung mit Niedertemperaturisolatoren auf der Basis des Silizium-Precursors BTBAS das Potenzial besitzt, einige der zukünftig zu erwartenden Probleme bei der Herstellung von Speicherstrukturen zu überwinden.

Die Nano-Cluster wurden mittels LPCVD oder Verdampfen im UHV auf einem Tunnel-Isolator aus thermischem Siliziumdioxid abgeschieden oder durch Ionenimplantation innerhalb einer SiO₂-Matrix erzeugt. Als Materialien wurden dafür Silizium und Germanium gewählt, damit eine Kompatibilität zu der derzeit vorherrschenden Halbleitertechnologie in der Industrie gewahrt bleibt. Zur Untersuchung der Nano-Cluster hinsichtlich der Dichte und Größe wurden AFM- und TEM-Messungen durchgeführt. Für Silizium-Nano-Cluster konnten Durchmesser zwischen 30 nm und 100 nm bei einer Dichte zwischen $1 \times 10^{10} \text{ cm}^{-2}$ und $1 \times 10^{11} \text{ cm}^{-2}$ mittels Abscheidung im UHV beobachtet werden. Im Falle von Germanium konnten sogar Nano-Cluster-Dichten abgeschätzt werden, die im Bereich von $1 \times 10^{12} \text{ cm}^{-2}$ lagen. Der Durchmesser der Germanium-Nano-Cluster lag bei 5 nm.

Nano-Cluster, die durch einen Abscheidungsprozess erzeugt worden sind, müssen mit einem Isolator bedeckt werden, bevor die Gate-Elektrode erzeugt wird. Für die Abscheidung des Isolators ist es gelungen, einen speziellen Precursor für Silizium (BTBAS) in einem LPCVD-Prozess zu verwenden. Dieser Precursor ermöglicht die Niedertemperaturabscheidung von SiO₂ bei 500°C. Dieser Isolator wurde erstmals in einen Gate-Stack einer Nano-Cluster-Speicherstruktur integriert und danach elektrisch charakterisiert. Mit BTBAS abgeschiedene Isolatoren weisen eine niedrige Grenzflächenzustandsdichte, wenige Ladungen im Isolator und hohe Durchbruchfeldstärken auf und scheinen daher besonders für den Einsatz in der Nano-Cluster-Speichertechnologie geeignet. Ein weiterer Vorteil dieses Precursors besteht darin, dass durch die Änderung des Reaktionspartners neben SiO₂- auch Si₃N₄- oder SiN_xO_y-Schichten hergestellt werden können. Im Rahmen dieser Arbeit konnten erstmals so genannte O/N/O- und O/NO/O-Schichten hergestellt werden, ohne den Abscheideprozess zu unterbrechen und die Prozessbedingungen gravierend zu ändern. Diese O/N/O- und O/NO/O-Schichten zeigten eine hervorragende Konformität, sehr scharfe Übergänge zwischen den einzelnen Schichten und weisen erfolversprechende elektrische Eigenschaften auf, so dass diese Schichtstapel als Isolatoren mit erhöhter Dielektrizitätskonstante gegenüber SiO₂ eingesetzt werden können.

Neben der strukturellen Charakterisierung mittels AFM- und TEM-Messungen wurden die MOS-Kondensatoren mit Nano-Clustern umfassend mittels Spektraler Ellipsometrie charakterisiert. Dabei zeigte sich, dass die Prozesse zur Nano-Cluster-Herstellung zerstörungsfrei überwacht werden können, ohne dass aufwändige Teststrukturen benötigt werden. Hierbei ist die Messempfindlichkeit der Spektralen Ellipsometrie für Germanium-Nano-Cluster wesentlich höher als für Silizium-Nano-Cluster.

Mittels I(U)- und C(U)-Messungen konnten die Einflüsse der unterschiedlichen Prozessführung auf das Speicherverhalten und den Stromtransportmechanismus von Nano-Cluster-Speichern aufgezeigt werden. Weiterhin konnte mit Hilfe eines speziellen C(U)-Experiments (Sweep-Experiment) und neuartiger Auswertung die stabile Ladungsspeicherung und der Ladungsverlust der MOS-Speicher während des Sweep-Experiments beobachtet werden. Dabei zeigten die Silizium-Nano-Cluster im Vergleich zu den Germanium-Nano-Clustern immer den geringeren Ladungsverlust und somit das bessere Retention-Verhalten. Neben der Klassifizierung des Speicherverhaltens der unterschiedlich hergestellten MOS-Speicher war es außerdem möglich, die benötigten Be- und Entladespannungen zu ermitteln und somit eine Prozessbeurteilung hinsichtlich der Einsetzbarkeit in der zukünftigen Speicherherstellung durchzuführen.

Schlagworte: Nano-Cluster-Speicher, BTBAS, Niedertemperaturisolator

Abstract

The goal of this work was to process and characterize nano-cluster memories which can be used to surmount the coming problems in modern memory-structures by using the nano-cluster concept in combination with low temperature insulators based on the silicon precursor BTBAS.

In order to deposit nano-dots on-top of a tunnel-insulator, realized by thermal oxidation of silicon, LPCVD and deposition in UHV ambient and ion-implantation was used. Silicon or germanium was chosen for nano-cluster formation to be compatible with mainstream semiconductor manufacturing. The nano-dots are characterized with respect to density and diameter by AFM and TEM measurements. In the case of silicon the size of the nano-dots were about 30 nm to 100 nm while the density was between $1 \times 10^{10} \text{ cm}^{-2}$ and $1 \times 10^{11} \text{ cm}^{-2}$, whereas the germanium-nano-dots had a diameter of 5 nm only and a density around $1 \times 10^{12} \text{ cm}^{-2}$ was estimated by TEM.

If the nano-dots are directly deposited on top of the tunnelling-insulator they have to be covered by an insulator prior to gate-electrode deposition. A special low-temperature insulator was chosen for this process step by using BTBAS as silicon precursor. For the first time such an insulator was integrated in a gate-stack of a nano-cluster memory device. The process temperature was 500°C only. The BTBAS-SiO₂ showed promising electrical characteristics of low fixed charge and interface state density as well as high breakdown electric field strength. This favours the introduction of BTBAS-SiO₂ in gate-stacks of nano-cluster memories. But the main advantage of this deposition process is that besides SiO₂, Si₃N₄ and SiN_xO_y can be deposited in the same process by changing only the reaction partner of BTBAS. Therefore O/N/O- and O/NO/O-stacks were deposited in one process without breaking the vacuum or changing the deposition conditions for the first time. These layers show good conformity and sharp borders between the layers of the stack. The electrical results are also promising that these stacks can be used as high k dielectric compared to SiO₂.

In addition to the structural characterization using AFM and TEM, the insulators with nano-dots were characterized by spectral ellipsometry. It was demonstrated that spectral ellipsometry is capable to control non-destructively the process of nano-cluster formation without using special test structures.

Furthermore the nano-cluster MOS-capacitors were characterized by I(U)- and C(U)-techniques. The influence of the different process conditions on the electrical parameters of the nano-cluster memories like memory behaviour and onset of charge transport are shown.

By using a special C(U)-experiment (sweep-experiment) and a new data processing scheme it is possible to describe the stable charge storage and charge loss during the sweep-experiment. In every case silicon-nano-dots showed less charge loss and therefore better retention-behaviour compared to germanium-nano-dots. Furthermore it is possible to determine the voltages needed to program and erase the different nano-cluster memories. Finally, conclusions of the feasibility of the different processes of nano-cluster formation in semiconductor manufacturing could be made.

Keywords: nano-cluster memory, BTBAS, low temperature insulator

Inhaltsverzeichnis

1	Einleitung	1
2	Das Floating-Gate-Konzept.....	5
2.1	Eine kurze Einführung zur Historie des Floating-Gate-Speichers	5
2.2	Kapazitives Modell eines Floating-Gate-Speichers	7
2.3	Beladungsmechanismen	9
2.4	Flash-Speicher in NOR- und NAND-Architektur.....	14
2.5	Die Schwierigkeiten und Grenzen des Floating-Gate-Konzeptes.....	14
2.6	Nano-Cluster-Speicher mit Niedertemperatur-Isolatoren	17
3	Stand der Forschung im Bereich Nano-Cluster-Speicher.....	19
3.1	Aufbau des Nano-Cluster-Speichers	19
3.2	Funktionsweise des Nano-Cluster-Speichers	19
3.3	Methoden zur Nano-Cluster-Herstellung	22
3.4	Verwendete Materialien zur Nano-Cluster-Herstellung.....	27
3.5	Vorteile des Nano-Cluster-Speichers	28
3.6	Skalierung bis zum Einzelelektronen-Speicher.....	29
3.7	Neue Trends im Bereich der Nano-Cluster-Speicher	31
3.8	Ungeklärte Fragen	33
4	BTBAS als Precursor zur Isolatorabscheidung	34
4.1	BTBAS als metallorganischer Precursor für Silizium.....	34
4.2	Herstellung von SiO_2 , Si_3N_4 und SiO_xN_y mittels BTBAS	34
4.3	Mögliche Probleme beim Einsatz von BTBAS.....	35
4.4	Einsatzmöglichkeiten von BTBAS.....	36
5	Prozess- und Messtechnik.....	37
5.1	Nasschemische Reinigung der Substrate.....	37
5.2	Oxidation des Tunnel-Isolators	38
5.3	Abscheidung der Nano-Cluster mittels MBE und LPCVD.....	39
5.4	Abscheidung des Top-Isolators	40
5.5	Abscheidung und Strukturierung der Front- und Rückseitenkontakte	41
5.6	Messung der Schichtdicke und -zusammensetzung mittels Ellipsometrie.....	41
5.7	Charakterisierung der Nano-Cluster mit Rasterkraftmikroskopie.....	47

5.8	Elektrische Charakterisierung mittels C(U)- und I(U)-Techniken	51
5.9	Die eingesetzte elektrische Messtechnik	62
5.10	Weitere Messmethoden	63
6	Experimentelle Ergebnisse und deren Diskussion	64
6.1	Charakterisierung des Tunnel-Isolators.....	64
6.2	Charakterisierung des abgeschiedenen Niedertemperatur-Isolators.....	68
6.3	Charakterisierung der Isolator Doppelschichten ohne Nano-Cluster	89
6.4	Charakterisierung der Nano-Cluster	93
6.5	In-line Prozesskontrolle mit Spektraler Ellipsometrie.....	111
6.6	Elektrische Charakterisierung der Nano-Cluster-Speicher.....	124
7	Schlussfolgerungen und Ausblick.....	175
8	Literaturverzeichnis.....	179

Verwendete Symbole

α	konstanter Spannungswert
ϵ_C ,	Dielektrizitätskonstante des Nano-Cluster-Materials
ϵ_{IC}	Dielektrizitätskonstante des Top-Isolators
ϵ_C, ϵ_h	Dielektrizitätskonstante des Nano-Clusters, des Halbleiters
ϵ_i	Dielektrizitätskonstante des Isolators (MOS-Kondensator)
$q\Psi_b$	Energiedifferenz zwischen dem intrinsischen Niveau und dem Fermi-niveau im Halbleiter
Ψ_s	Oberflächenpotenzial
ϕ_B	Barrierrhöhe
ϕ_m, ϕ_h	Austrittsarbeit Metall (m), Halbleiter (h)
ϕ_{mh}	Austrittsarbeitdifferenz zwischen Metall und Halbleiter
ϕ_i	Einfallswinkel im i-ten Medium
λ	Wellenlänge
γ	Substratsteuerfaktor
ρ_{iso}	Ladung im Isolator eines MOS-Kondensators
χ_h	Elektronenaffinität des Halbleiters
Δ, Ψ	Ellipsometerwinkel
A	Absorptionskoeffizient
C_{Akk}, C_{fb}	MOS-Kapazität in Akkumulation bzw. am Flachbandpunkt
C_i	Kapazität des Isolators (MOS-Kondensator)
C_p, C_n, C_b, C_{it}	Kapazität der Löcher (p), der Elektronen (n), der RLZ (b), der Interfacetraps (it)
$C_{tot}, C_C, C_S, C_D, C_B$	Kapazitäten im Modell eines Floating-Gate-Speichers
C_{hf}, C_{nf}, C_{dd}	Hochfrequenz-, Niederfrequenz-, Deep Depletion- C(U)-Messung
d	Schichtdicke
dU, dQ	kleine Spannungs- und Ladungsdifferenz
D_{it}	Interfacetrapdichte
E	Elektrische Feldstärke
$E_{ep}, E_{es}, E_{rp}, E_{rs},$	Elektrische Feldstärke: einfallend (e), reflektiert (r), transmittiert (t)
E_{tp}, E_{ts}	Elektrische Feldstärke: senkrecht (s), parallel (p) zur Einfallsebene
E_c, E_v, E_i	Energie der Leitungsbandkante, Energie der Valenzbandkante, Energie des intrinsischen Niveaus
E_{fm}, E_{fh}	Fermienergie im Metall (m), Halbleiter (h)
f_1, f_2	Mischungsverhältnisse in der EMA-Theorie
h	Planck'sche Konstante
i	komplexe Größe ($i^2 = -1$)
I_{DS}	Strom zwischen Source und Drain
J_{PF}, J_S, J_{FN}, J_D	Stromdichte: Poole-Frenkel-Emission, Schottky-Emission, Fowler-Nordheim-Tunneln, direktes Tunneln

k	Extinktionskoeffizient
k_b	Boltzmannkonstante
k_1, k_2	Kopplungsfaktoren im Floating-Gate-Modell
m^*	effektive Masse des Elektrons
m_0	Masse des freien Elektrons
n	Brechungsindex
\tilde{N}	komplexer Brechungsindex
N_d	Dotierstoffkonzentration an Donatoren
n_C	Dichte der Nano-Cluster
P	Anzahl der Messpunkt (SE)
q	Elementarladung
Q	Ladung auf dem Floating-Gate
Q_v, Q_{inv}, Q_h	Ladung der Verarmungszone, der Inversionsschicht, des Halbleiters
Q_{it}	Ladung der Interfacetrap
R_p, R_s	totale Reflexionskoeffizienten senkrecht (s), parallel (p) zur Einfallsebene
r_p, r_s	Fresnel Reflexionskoeffizienten senkrecht (s), parallel (p) zur Einfallsebene
S_i	Fläche eines Nano-Clusters
T	absolute Temperatur
t_C, t_{IC}	Schichtdicke des Nano-Clusters, Dicke des Intercluster-Isolators
U_C	Spannungsoffset durch Ladungen auf dem Nano-Cluster
U_{ges}, U_{ox}	Spannung über dem gesamten MOS-Kondensator, über dem Oxid
U_{fb}	Flachbandspannung des MOS-Kondensators
U_{th}	Schwellspannung eines MOS-Kondensators
$U_{FG}, U_C, U_S,$	Potenziale im Modell des Floating-Gate-Speichers
U_D, U_B	
U_{FGS}, U_{CS}, U_{DS}	Spannungen mit Source als Referenzpotenzial (= 0)
U_{TE}, U_{lese}, U_{TP}	Spannungen beim Programmieren, Löschen und Auslesen des Floating-Gate-Speichers
U_{iso}	äußere Spannung (MOS-Kondensator)
U_{ThFGS}, U_{ThCS}	Schwellspannungen (Threshold voltage) im Floating-Gate-Modell
U_W	Spannung beim Beschreiben des Nano-Clusters
W	Weite der Raumladungszone

Verwendete Abkürzungen

AES	Auger Electron Spectroscopy
AFM	Atomic Force Microscopy
APCVD	Atmospheric Pressure Chemical Vapour Deposition
BL	Bit Line
BTBAS	Bis(Tertiary-Butylamino)Silane
CHE	Channel Hot Electron Injection
CMOS	Complementary Metal Oxide Semiconductor
CVD	Chemical Vapour Deposition
DRAM	Dynamic Random Access Memory
DUT	Device Under Test
EEPROM	Electrically Erasable Programmable Read Only Memory
EMA	Effective Medium Approximation
EPROM	Electrically Programmable Read Only Memory
FAMOS	Floating Gate Avalanche Metal Oxide Semiconductor
FeRAM	Ferroelectric Random Access Memory
FN-Tunneln	Fowler-Nordheim-Tunneln
HF	Hochfrequenz
HV	Hochvakuum
IEDM	International Electron Device Meeting
ITRS	International Technology Roadmap for Semiconductors
LPCVD	Low Pressure Chemical Vapour Deposition
MBE	Molecular Beam Epitaxy
MIMIS	Metal Insulator Metal Insulator Semiconductor
MOS	Metal Oxide Semiconductor
MOSFET	Metal Oxide Semiconductor Field Effect Transistor
MRAM	Magnetic Random Access Memory
MSE	Mean Square Error
NAND	Floating-Gate-Speicher Layout mit mehreren Zellen parallel geschaltet
NF	Niederfrequenz (im Zusammenhang mit C(U)-Messungen quasistatisch)
NOR	Floating-Gate-Speicher Layout mit Einzelzellenselektierung
NROM TM	Nicht-flüchtiger Siliziumnitrid-Speicher
O/N/O	SiO ₂ /Si ₃ N ₄ /SiO ₂
O/NO/O	SiO ₂ /SiN _x O _y /SiO ₂
PC	Personal Computer
PSG	Phosphor Silicate Glass
RBS	Rutherford Backscattering
RHEED	Reflection High Energy Electron Diffraction
RLZ	Raumladungszone

SE	Spektrale Ellipsometrie
SONOS	Semiconductor Oxide Nitride Oxide Semiconductor
SIPOS	Semi-Insulating Polycrystalline Oxygen-Doped Silicon
SILC	Stress Induced Leakage Current
SRAM	Static Random Access Memory
TEM	Transmission Electron Microscopy
TMG	Trimethylgerminate
TEOS	Tetraethyl Orthosilcate
TOF-SIMS	Time of Flight - Secondary Ion Mass Spectroscopy
UHV	Ultrahochvakuum
USG	Undoped Silicate Glas
WL	Word Line
XPS	X-Ray Photoelectron Spectroscopy

1 Einleitung

Die Hauptaufgabe dieser Arbeit liegt in der Herstellung und Charakterisierung von Nano-Cluster-Speicherstrukturen. Das Nano-Cluster-Speicher-Konzept besitzt das Potenzial, schon in naher Zukunft in der nicht-flüchtigen Speichertechnologie eingesetzt zu werden, um die konventionelle Floating-Gate-Struktur zu ersetzen.

Nicht-flüchtige Speicher zeichnen sich dadurch aus, dass sie ihre Information auch dann nicht verlieren, wenn die Versorgungsspannung abgeschaltet wird. Der überwiegende Teil der nicht-flüchtigen Speicher wird heutzutage in der Floating-Gate-Struktur hergestellt und stellt einen großen Teil des gesamten Speichermarktes dar.

Eine Marktprognose der Infineon Technologies AG für nicht-flüchtige Floating-Gate-Speicher, unterteilt in die beiden unterschiedlichen Layoutvarianten NOR und NAND, ist in Abb. 1 dargestellt. Hiernach wird das Segment des nicht-flüchtigen Speichers bis zum Jahre 2005 auf ein Drittel des Gesamtmarkermarktes anwachsen. Der übrige Markt teilt sich fast vollständig in flüchtige DRAM- (Dynamic Random Access Memory) und SRAM- (Static Random Access Memory) Speicher auf.

Neben dem großen Wachstumspotenzial des Speichermarktes von 18,9 Milliarden US Dollar im Jahre 2001 auf geschätzte 43,8 Milliarden US Dollar in 2005 ist der Speichersektor dadurch geprägt, dass die Ansprüche an nicht-flüchtige und flüchtige Speicherbauelemente immer höher gesteckt werden, wobei insbesondere die Speicherdichte und die Zugriffszeit zu nennen sind.




Abb. 1 Prognose der Entwicklung des gesamten Speichermarktes sowie der einzelnen Segmente für nicht-flüchtige Floating-Gate-Speicher (NOR und NAND) und flüchtige Speicher (SRAM und DRAM) bis zum Jahre 2005 [1]

Diese Ziele konnten in den letzten Jahren und Jahrzehnten allein durch die Verkleinerung der Strukturen bekannter Konzepte erreicht werden. Abb. 2 zeigt eine Prognose, wie sich die Speicherzellengröße bis zum Jahre 2006 entwickeln wird. Es zeigt sich zunehmend, dass

dieser Trend der Miniaturisierung in Kürze nicht mehr fortgesetzt werden kann, da Lösungen entweder sehr teuer und daher unwirtschaftlich sind oder unüberwindbare physikalische Grenzen erreicht werden.

Im Bereich des nicht-flüchtigen Speichers, in dem zumeist die so genannten Flash-EEPROMs verwendet werden, scheint eine fundamentale Grenze heute schon erreicht zu sein. Die Dicke des Tunnel-Isolators, welche z. Z. um 8 nm liegt, kann beim Flash-EEPROM nicht weiter verringert werden, da sonst das allgemein anerkannte Kriterium einer Speicherzeit von zehn Jahren nicht erreicht wird.

Eine Verringerung der Dicke dieses Tunnel-Isolators, über den der Speicher beschrieben und gelöscht wird, wäre wünschenswert, als damit die Programmier- und Löschspannungen drastisch reduziert werden könnten. Hierdurch könnte auf einen Teil des Hochvoltbereichs verzichtet und deutlich Chipfläche eingespart werden. Außerdem führt der Einsatz dünnerer Tunnel-Isolatoren zur Verringerung von Kurzkanaleffekten, wodurch die Kanallänge der Speicherzelle und somit die Zellenfläche weiter reduziert werden und die Speicherdichte insgesamt weiter gesteigert werden könnte [3], [4].

Richtet man sein Augenmerk auf den „Fahrplan“, die so genannte Roadmap, an der sich die Halbleiterindustrie orientiert, so kann festgestellt werden, dass 2001 erstmals ein eigener Bereich „Nicht-Flüchtiger Speicher (Flash)“ aufgenommen wurde, der die Schwierigkeiten dieses Segments deutlich macht. Ab 2005 werden hier massive bis heute ungelöste Probleme auftreten, die in erster Linie die Isolatoren zwischen Substrat und Floating-Gate sowie Floating-Gate und Gate-Elektrode betreffen. Zudem muss auch das Temperaturbudget des Herstellungsprozesses immer weiter verringert werden [5].




Abb. 2 Prognose über die Entwicklung der Speicherzellengröße von DRAM, SRAM, NAND, NOR sowie FeRAM bis zum Jahr 2006 [1], [2]

Aufgrund dieser Probleme ist gerade in letzter Zeit die Bereitschaft in der Forschung und der Industrie gestiegen, neue Konzepte sowie neue Materialien, die bisher nicht in dem Bereich der Halbleitertechnologie verwendet wurden, für nicht-flüchtige Speicher zu entwickeln und zu erproben. Zu diesen neuartigen Konzepten gehören u. A. FeRAM (Ferroelectric Random Access Memory) [6], MRAM (Magnetic Random Access Memory) [7] sowie der Nano-Cluster-Speicher [8]. Mit diesen Konzepten wird z. Z. versucht, die zukünftigen Probleme im Bereich nicht-flüchtiger Speicher zu lösen.

Der Nano-Cluster-Speicher ist ein vielversprechender Kandidat für den Nachfolger des Flash-Speichers. Im Gegensatz zum FeRAM und MRAM kann der Nano-Cluster-Speicher hergestellt werden, ohne dass neuartige Materialien und somit auch neue Fertigungsanlagen einem CMOS-Prozess hinzugefügt werden müssen.

Bei dem Nano-Cluster-Speicher handelt es sich um eine konsequente Weiterentwicklung des Floating-Gate-Speichers: Untereinander elektrisch isolierte Nano-Cluster, die in den meisten Fällen aus Silizium oder Germanium bestehen, ersetzen das kontinuierliche Floating-Gate. Dieser Unterschied ist in Abb. 3 dargestellt.




Abb. 3 links: Schematische Darstellung einer konventionellen Floating-Gate-Struktur
rechts: Schematische Darstellung einer Nano-Cluster-Struktur

Zum Einsatz kommen hier wesentlich dünnere Isolatoren, über welche die Nano-Cluster be- und entladen werden. Als Belademechanismus dient daher nicht mehr die hot electron injection oder das Fowler-Nordheim-Tunneln, sondern es wird im Bereich des direkten Tunnelns gearbeitet, wodurch weniger Stress beim Programmieren und Löschen auf den Tunnel-Isolator ausgeübt wird [9]. Im Vergleich mit konventionellen Flash-Speichern wird eine wesentlich höhere Anzahl von Schreib- und Lösch-Zyklen erreicht [10], bevor die Speicherzelle unbrauchbar wird. Es wird aber nicht nur die Zyklenfestigkeit erhöht. Da die Tunnelwahrscheinlichkeit und somit die Speicherzeit exponentiell mit der Dicke des Isolators skaliert, können in ein und derselben Struktur flüchtige und nicht-flüchtige Speicher realisiert werden [11].

Weil die Nano-Cluster untereinander elektrisch isoliert sind, reagiert der Nano-Cluster-Speicher wesentlich toleranter auf Schwachstellen im Isolator als die Floating-Gate-Struktur. Ein einzelner Defekt im Tunnel-Isolator führt nicht zum vollständigen Verlust der gespeicherten Information [12]. Aus diesem Grund können in diesem Speicherkonzept wesentlich dünnere Tunnel-Isolatoren eingesetzt werden.

Weiterhin kommt es zu einer drastischen Reduzierung der Leistungsaufnahme, da zur Informationsspeicherung mehrere Größenordnungen weniger Ladung benötigt werden. Ein weiterer Vorteil des Nano-Cluster-Speichers besteht darin, dass sich durch die Ausnutzung der Coulomb-Blockade die Chance zur Multi-Bit-Speicherung ergibt [8]. Abschließend kann gesagt werden, dass der Nano-Cluster-Speicher bis hin zum Einzelelektronen-Speicher skalierbar ist [13].

Vor diesem Hintergrund befasst sich diese Arbeit mit der Herstellung und Charakterisierung von MOS-Speichern mit Silizium- und Germanium-Nano-Clustern. Die Nano-Cluster wurden dabei mittels LPCVD und MBE abgeschieden oder durch Ionenimplantation erzeugt. Zur Abbildung der Cluster wurde AFM und TEM eingesetzt.

Weiterhin wurde die Spektrale Ellipsometrie herangezogen, um die Isolatoren mit Nano-Clustern zu charakterisieren. Es wurde insbesondere untersucht, inwieweit die Spektrale Ellipsometrie eingesetzt werden kann, um Isolatoren mit Nano-Clustern „in-line“ zu untersuchen. Die Spektrale Ellipsometrie bietet sich dafür an, da sie zerstörungsfrei arbeitet und daher keine besonderen Teststrukturen benötigt.

Zur Reduzierung des Temperaturbudgets kam BTBAS als metallorganischer Silizium-Precursor zur Abscheidung von Niedertemperaturisolatoren zum Einsatz [14]. Es konnte gezeigt werden, dass Isolatoren, bei denen BTBAS als metallorganischer Precursor für Silizium verwendet wurde, von hoher elektrischer Güte bei Temperaturen deutlich unter 600°C abgeschieden werden können. Diese Isolatoren wurden erstmals im Gate-Stack einer Speicherstruktur eingesetzt. Die MOS-Strukturen wurden abschließend mittels C(U)- und I(U)-Techniken untersucht. Mit C(U)-Messungen konnte in einem speziellen Experiment („Sweep-Experiment“) zwischen der stabilen und der kurzfristigen Ladungsspeicherung im Nano-Cluster-Speicher unterschieden werden.

Weiterhin wurde der Einfluss unterschiedlicher Prozesse und Materialien für die Herstellung von Nano-Cluster-Speichern untersucht, ihre Auswirkungen auf die elektrischen Parameter dargestellt und hinsichtlich der Einsetzbarkeit in der Speicherherstellung beurteilt.

2 Das Floating-Gate-Konzept

In diesem Kapitel wird die Funktionsweise eines Floating-Gate-Speichers erläutert. Weiterhin werden die technologischen Grenzen dieses Konzeptes sowie Lösungsvorschläge mit Hilfe von Nano-Cluster-Speichern aufgezeigt.

Ausführlichere Darstellungen zum Thema Floating-Gate-Speicher, die über die Beschreibung in diesem Kapitel hinausgehen, sind z. B. bei W. D. Brown und J. E. Brewer [16] sowie bei P. Cappelletti, C. Golla, P. Olivo, E. Zanoni [17] zu finden.

2.1 Eine kurze Einführung zur Historie des Floating-Gate-Speichers

Das klassische Konzept eines Floating-Gate-Speichers basiert auf einem MOS-Feldeffekttransistor, bei dem der Isolator durch einen Schichtstapel - bestehend aus einer leitenden Schicht, die zwischen zwei Isolatoren eingebettet ist - ersetzt worden ist.

Diese Idee wurde erstmals 1967 von D. Kahng und S. M. Sze vorgeschlagen und als nicht-flüchtiges Speicherbauelement umgesetzt [18]. Der Gate-Stack bestand hierbei aus einem dünnen Tunnel-Isolator (SiO_2), einer leitenden Metallschicht (Zr), einem dicken Isolator (ZrO_2) sowie einer Gate-Steuerelektrode aus Metall (Al). Dieses Grundkonzept ist bis auf kleine Modifikationen über 37 Jahre unverändert geblieben. Eine schematische Darstellung eines Floating-Gate-Speichers ist in Abb. 4 gegeben. Im weiteren Verlauf dieser Arbeit wird immer mit der Terminologie dieser Skizze gearbeitet werden.




Abb. 4 Schematische Darstellung eines Floating-Gate-Speichers

Der Hintergrund des Entwurfs dieser Struktur war, dass durch das Anlegen einer Spannung Ladungen auf das Floating-Gate transferiert oder aus diesem entfernt werden können. Für den Fall, dass keine Spannung an der Steuerelektrode anliegt, soll der Ladungszustand erhalten bleiben. Diese Ladungen auf dem Floating-Gate bewirken eine Verschiebung der Schwellspannung des Transistors, welche wiederum zur Speicherung von Informationen ausgenutzt wird. Das MIMIS-Konzept (metal-insulator-metal-insulator-semiconductor) von

Kahng und Sze wies einige schwerwiegende Probleme auf, die zur damaligen Zeit nicht gelöst werden konnten. Der Tunnel-Isolator, über den das Floating-Gate durch direktes Tunneln beladen wurde, konnte z. B. nicht mit ausreichend geringer Defektdichte hergestellt werden, so dass die Ladung über Defekte, so genannte Pinholes, abfließen konnte.

Zur Lösung dieses Problems boten sich zwei Alternativen an:

1. Die leitfähige Schicht wird durch eine Schicht mit hoher Trap-Dichte ersetzt. Meist wird hier Si_3N_4 verwendet. Dieses Konzept wird bis in die heutige Zeit verfolgt und findet seine Anwendung z. B. in so genannten NROMTM- [19], [20] oder SONOS-Speichern [21]. Die Ladung wird dabei in Trappzuständen gespeichert, zwischen denen keine Querleitfähigkeit besteht, so dass eine größere Toleranz gegenüber Pinholes besteht.
2. Das Tunneloxid, welches bis zur einer maximalen Dicke von 5 nm das Beladen des Floating-Gates durch direktes Tunneln ermöglicht, wird durch einen dickeren Isolator ersetzt. In diesem Fall muss jedoch auf einen anderen Belademechanismus ausgewichen werden. In den meisten Fällen wird das Beladen durch heiße Elektronen aus dem Inversionskanal oder das Fowler-Nordheim-Tunneln benutzt. Diese Alternative konnte soweit entwickelt werden, dass Samsung im Herbst 2002 einen 2 Gb Floating-Gate-Speicher (Flash-Memory) präsentieren konnte [22], [23]. Um dem Leser einer Vorstellung von der Größe dieser Speicher zu geben, sei angemerkt, dass solche Flash-Memories in Speicherkarten mit den Abmessungen von $36,6 \times 43,8 \times 5 \text{ mm}^3$ zu erhalten sind. Diese Speicher können bis zu 10^6 mal wiederbeschrieben werden, wobei sie ihre Informationen bis zu zehn Jahren ohne Wiederauffrischung speichern müssen.

Jedoch war der Weg hin zu solchen, unter Punkt 2 beschriebenen, technisch höchst anspruchsvollen Speichern sehr lang. Der erste funktionsfähige, kommerzielle, nicht-flüchtige Speicher wurde 1971 von Frohmann-Bentchkowsky vorgestellt [24]. Es handelte sich dabei um einen Floating-Gate-Avalanche-Injection-MOS-Speicher (FAMOS). Hierbei war das Floating-Gate (Polysilizium) komplett von einem 100 nm dicken Isolator umgeben, wodurch das Problem des Ladungsverlusts gelöst war. Eine Gate-Steuerelektrode war nicht vorhanden. Der Ladungstransport von Elektronen auf das Floating-Gate erfolgte durch sehr hohe negative Spannungen am Drain, durch die in einer lawinenartigen Reaktion heiße Ladungsträger erzeugt wurden. Diese heißen Ladungsträger konnten die Isolator-Barriere zum Floating-Gate überwinden. Dieser erste kommerziell erhältliche Speicher besaß noch einige Nachteile. Der gravierendste war, dass keine Möglichkeit existierte, die Ladung auf dem Floating-Gate wieder elektrisch zu entfernen, da es keine externe Steuerelektrode gab. Für den Fall, dass die Ladung vom Floating-Gate entfernt werden sollte, musste der Speicher Röntgen- oder UV-

Strahlung ausgesetzt werden. Dieses Verfahren war im Allgemeinen nicht selektiv für einzelne Speicherzellen und führte dazu, dass die Ladung aller Floating-Gate-Speicherzellen entfernt wurde. Die Speicher, die elektrisch beschrieben aber nicht gelöscht werden konnten, wurden EPROM (electrically programmable read only memory) genannt. Der umständliche Löschvorgang des EPROMs führte zu der Entwicklung von EEPROMs (electrically erasable programmable read only memory). Bei diesem Speichertyp konnte sowohl der Vorgang des Beschreibens als auch des Löschens elektrisch durchgeführt werden. Da bei diesem Speichertyp jedes Bit einzeln verändert werden konnte, wurden zwei Transistoren pro Speicherzelle benötigt, im Gegensatz zum EPROM, der mit nur einem Transistor pro Speicherzelle auskommt [25].

In den 80er Jahren wurde ein weiteres nicht-flüchtiges Speicherprodukt eingeführt, das so genannte Flash-Einzeltransistor-EEPROM. Hierbei wurde versucht, die Stärken eines EPROMs (schnelles Beschreiben und hohe Speicherdichte) mit denen eines EEPROMs (elektrisches Entfernen der Ladung) zu vereinen [26]. In diesem Konzept konnten die Speicherzellen einzeln beschrieben werden. Das Löschen wird aber immer auf Blöcke verschiedener Größen von 512k bis zum gesamten Speicher angewendet [27].

Die Weiterentwicklung dieser nicht-flüchtigen Speicher findet bis zum heutigen Tage ununterbrochen statt. Ihr Einsatz ist vielseitig: digitale Fotografie, tragbare Musikspieler ohne bewegliche Teile im Bereich des Speichermediums, tragbare Datenspeicher für den USB-Port von PCs. Die im Handel erhältlichen Größen liegen seit Anfang 2003 längst über 1 Gb.

Eine drastische Erhöhung der Leistungsfähigkeit von Floating-Gate-Speichern, die z. Z. diskutiert wird, kann durch die Multi-Bit-Speicherung erzielt werden. Bei der Multi-Bit-Speicherung können mehrere Bits pro Zelle gespeichert werden. Verschiedene Prototypen sind bisher vorgestellt worden [28], [29].

2.2 Kapazitives Modell eines Floating-Gate-Speichers

Im Folgenden soll der Zusammenhang zwischen den auftretenden Spannungen und den vorhandenen Kapazitäten in einem Floating-Gate-Speicher dargelegt werden. Das Hauptaugenmerk liegt hierbei auf der Schwellspannungsverschiebung durch Ladungen auf dem Floating-Gate.

In Abb. 5 ist ein schematischer Aufbau eines Floating-Gate-Speichers sowie das elektrische Ersatzschaltbild dargestellt. Das Floating-Gate ist über vier Kapazitäten mit dem Control-Gate (C_C), mit dem Source-Kontakt (C_S), mit dem Substrat („Bulk“) (C_B) und mit dem Drain-Kontakt (C_D) gekoppelt.

Die Funktionsweise des Floating-Gate-Speichers wird durch den Zusammenhang zwischen dem Potenzial des Floating-Gates (FG), welches die Leitfähigkeit im Kanal zwischen Source (S) und Drain (D) bestimmt, und dem Potenzial des Control-Gates (G) beschrieben. Das Floating-Gate ist im Gegensatz zum Control-Gate von außen nicht kontaktiert.




Abb. 5 Schematische Darstellung eines Floating-Gate-Speichers (links) sowie des zugehörigen elektrischen Ersatzschaltbildes (rechts)

Mit der Kapazität $C_{tot} = C_C + C_S + C_D + C_B$ kann das Potenzial am Floating-Gate wie folgt beschrieben werden:

$$U_{FG} = \frac{C_C}{C_{tot}} U_C + \frac{C_S}{C_{tot}} U_S + \frac{C_D}{C_{tot}} U_D + \frac{C_B}{C_{tot}} U_B + \frac{Q}{C_{tot}} \quad \text{Gl. 1}$$

Dabei sind U_C , U_S , U_D und U_B die Potenziale an den jeweiligen Punkten C, S, D, B sowie Q die Ladung auf dem Floating-Gate. Es wird deutlich, dass das Potenzial am Floating-Gate (FG) nicht nur vom Potenzial am Control-Gate abhängt.

Für den Fall, dass der Substratkontakt (B) zusammen mit S auf Masse gelegt wird, vereinfacht sich die Gleichung zu:

$$U_{FGS} = \frac{C_C}{C_{tot}} U_{CS} + \frac{C_D}{C_{tot}} U_{DS} + \frac{Q}{C_{tot}} \quad \text{Gl. 2}$$

Durch Einführung der Kopplungsfaktoren $k_1 = C_C/C_{tot}$ und $k_2 = C_D/C_C$ kann die Gleichung umgeschrieben werden:

$$U_{FGS} = k_1 \left(U_{CS} + k_2 U_{DS} + \frac{Q}{C_C} \right) \quad \text{Gl. 3}$$

Die charakteristische Größe für den Floating-Gate-Speicher ist die Schwellspannung U_{ThFGS} am Floating-Gate, ab welcher im Kanal bei verschwindendem Potenzial ($U_{DS} = 0$) am Drain Inversion vorherrscht. Da aber kein direkter Zugriff auf das Floating-Gate-Potenzial besteht, ist es zweckmäßiger, diese Beziehung für die Schwellspannung am Control-Gate U_{ThCS} darzustellen:

$$U_{ThCS} = \frac{U_{ThFGS}}{k_1} - \frac{Q}{C_C} \quad \text{Gl. 4}$$

Da die Schwellspannung des Floating-Gates (U_{ThFGS}) bei $Q = 0$ nur vom Herstellungsprozess abhängt, ist eine Veränderung der Schwellspannung am Steuer-Gate (U_{ThCS}) über die Änderung der Ladung auf dem Floating-Gate möglich und wird zur Informationsspeicherung genutzt.




Abb. 6 Schematische Darstellung des Drain-Stroms über der Spannung am Steuer-Gate. Befinden sich keine negativen Ladungen auf dem Floating-Gate, so ist die Schwellspannung U_{TE} kleiner als für den programmierten Zustand U_{TP} . Um den Zustand des Speichers auszulesen, wird eine Spannung U_{lese} , die zwischen U_{TE} und U_{TP} liegt, an das Control-Gate angelegt.

In Abb. 6 sind die beiden verschiedenen Zustände eines Floating-Gate-Speichers dargestellt. Für den Fall, dass sich keine Ladung auf dem Floating-Gate befindet, steigt der Strom zwischen Source und Drain bei fester Drain-Spannung ab einer Spannung U_{TE} stark an. Dieser Zustand wird als gelöscht (erased) bezeichnet. Befinden sich Elektronen auf dem Floating-Gate, so ist die gesamte Kennlinie nach rechts verschoben. Der Strom steigt dann erst ab einer Spannung U_{TP} stark an. Dieser Zustand wird programmiert (programmed) genannt. Die Größe der Verschiebung zwischen den beiden Kennlinien beträgt genau $-Q/C_C$.

Um den Zustand des Speichers auszulesen, wird eine Spannung U_{lese} zwischen U_{TE} und U_{TP} an das Steuer-Gate angelegt. Ist der Drain-Strom groß, befindet sich der Speicher im gelöschten Zustand. Tritt dagegen ein geringer Strom auf, ist der Speicher programmiert.

2.3 Beladungsmechanismen

Damit ein Floating-Gate-Speicherbauelement funktioniert, ist es notwendig, den Ladungszustand des Floating-Gates ändern zu können. Diese Änderung des Ladungszustandes wird durch den Transport von Ladungen über den Tunnel-Isolator erreicht. Hierfür stehen mehrere Mechanismen zur Verfügung, die nachfolgend beschrieben werden.

2.3.1 Fowler-Nordheim-Tunneln

Im Rahmen der Quantenmechanik wird das Verhalten von Teilchen wie z. B. Elektronen durch Aufenthaltswahrscheinlichkeitsdichten beschrieben. Diese kontinuierlichen Funktionen sind Lösungen der Schrödingergleichung mit der Eigenschaft, auch in klassisch verbotenen Gebieten eine von Null verschiedene Aufenthaltswahrscheinlichkeit zu besitzen. Dadurch wird den Teilchen eine Möglichkeit geboten, zwischen zwei klassisch erlaubten Gebieten zu tunneln [15]. Eine spezielle Form des Tunnelns, das so genannte Fowler-Nordheim-Tunneln (FN-Tunneln), bei denen Elektronen eine dreieckige Barriere durchtunneln, wird in Floating-Gate-Speichern eingesetzt, um den Speicherzustand einer Zelle zu verändern. Das FN-Tunneln wird im Folgenden anhand einer MOS-Struktur beschrieben, bei der das SiO₂ durch thermische Oxidation des Substrats erzeugt wurde. Durch diesen Prozess wird angenommen, dass die beiden Grenzflächen in der MOS-Struktur eine vernachlässigbare Rauigkeit aufweisen.

Durch das Anlegen eines großen elektrischen Feldes an eine MOS-Struktur können die Energiebänder des SiO₂ so stark verbogen werden, dass es den Elektronen im Metall möglich ist, die dreieckige Barriere zu durchtunneln und in das Leitungsband des Isolators zu gelangen. Das Banddiagramm einer MOS-Struktur während des FN-Tunnelns ist in Abb. 7 dargestellt. Die Fowler-Nordheim-Stromdichte in Abhängigkeit des elektrischen Feldes E lautet wie folgt [30]:

$$J_{FN} = \frac{q^3 m_0}{4\hbar\phi_B m^*} E^2 \exp\left(\frac{4\sqrt{m^*}\phi_B^{3/2}}{3\hbar q E}\right) \quad \text{Gl. 5}$$

q ist dabei die Elementarladung, m_0 die Ruhemasse des Elektrons, m^* die effektive Masse des Elektrons, E die elektrische Feldstärke, ϕ_B die Barrierenhöhe und \hbar die Planck-Konstante/ 2π . Hierbei wurden Effekte wie die Barrierenerniedrigung durch Spiegelladungen sowie die Temperaturabhängigkeit des Tunnelstroms nicht berücksichtigt, da sie in erster Linie eine Parallelverschiebung des Tunnelstroms zu höheren Strömen verursachen. Die Korrekturterme sind z. B. bei [30] zu finden.

Der Einsatz des FN-Stroms beginnt bei einer Feldstärke von ca. 6 MV/cm. Damit jedoch der Ladungstransfer in einer akzeptablen Zeit stattfindet, müssen elektrische Felder von ca. 10 MV/cm zum Einsatz kommen. Sinnvollerweise sollten die Isolatoren in Floating-Gate-Speichern eine deutlich höhere Durchbruchfeldstärke aufweisen. Nachdem die Ladungsträger beim FN-Tunneln in das Leitungsband des SiO₂ gelangt sind, bewegen sie sich dort mit einer sehr hohen Sättigungsdriftgeschwindigkeit von etwa 10^7 cm/s [31]. Für den Fall, dass das SiO₂ eine Dicke von 5 nm unterschreitet, kommt als ein weiterer Tunnelmechanismus das

direkte Tunneln hinzu. Beim direkten Tunneln können die Teilchen den gesamten Isolator überwinden und landen direkt im Leitungsband des Halbleiters (Abb. 7).




Abb. 7 Schematische Darstellung des Fowler-Nordheim-Tunnels sowie des direkten Tunnelns

2.3.2 Polyoxid-Tunneln

Im vorherigen Abschnitt wurde das FN-Tunneln beschrieben, wie es bei einem thermischen Isolator auftritt, der auf einer glatten Oberfläche aufwuchs. Durch das Wachstum des SiO_2 auf einer rauhen Oberfläche, wie sie z. B. Polysilizium bildet, ist es möglich, die Feldstärke, bei der das Tunneln auftritt, deutlich zu verringern. Durch diese Rauigkeit kommt es an der injizierenden Elektrode zu Feldüberhöhungen, die das Tunneln begünstigen. Eine Darstellung des Banddiagramms beim Polyoxid-Tunneln ist in Abb. 8 zu finden.




Abb. 8 Schematische Darstellung des Banddiagramms beim Polyoxid-Tunneln

Der Stromtransport wird immer noch durch die Gleichung des FN-Tunnels beschrieben. Es besteht aber die Schwierigkeit, die genaue Feldstärke am Polyoxid zu bestimmen. Durch die Aufstellung eines Modells, welches die Feldüberhöhung der Probe beschreibt, und unter Berücksichtigung, dass in einem Polyoxid eine wesentlich höhere Anzahl an Ladungsträgern

getrappt werden, kann der Strom über ein Polyoxid beschrieben werden [32], [33]. Es existieren aber keine analytischen Ausdrücke für diesen Tunnelstrom.

Um ausreichend große Tunnelströme für den Ladungstransport zu erreichen, kann die durchschnittliche Feldstärke im Isolator beim Polyoxid-Tunneln im Vergleich zum FN-Tunneln von 10 MV/cm auf 2 MV/cm reduziert werden [16]. Neben einer Erniedrigung der Tunnelfeldstärke treten aber auch negative Effekte auf: Zum einen ist die Textur des Polysiliziums nur sehr schwer prozesstechnisch zu kontrollieren, zum anderen ist der Tunnelstrom nicht mehr symmetrisch zur äußeren Spannung.

2.3.3 Injektion heißer Elektronen

Eine völlig andere Methode zur Beladung des Floating-Gates ist die Injektion heißer Elektronen (CHE - Channel hot electron injection). Dabei werden die „aufgeheizten“ Minoritätsträger im Inversionskanal des Floating-Gate-Speichers bei hohen Drain-Spannungen ausgenutzt. Da für Floating-Gate-Speicher meist n-Kanal Transistoren verwendet werden, wird die folgende Beschreibung der Injektion auch am Beispiel eines n-Kanal Transistors erklärt.

Der erste Effekt hoher Drain-Spannungen ist, dass die Elektronen im Kanal so heiß werden, dass es zur Stoßionisation am Drain kommt, wobei die erzeugten Löcher über den Substratstrom abfließen und die Elektronen am Drain eingesammelt werden.




Abb. 9 Schematische Darstellung eines Querschnitts durch den Kanal eines Floating-Gate-Speichers bei der Injektion heißer Elektronen. Das elektrische Feld steht senkrecht auf der Zeichnungsebene und weist in diese hinein.

Der zweite Effekt ist, dass vereinzelte Elektronen so hohe Energien erlangen, dass sie die Barriere des Isolators überwinden können. Eine Darstellung dieses Sachverhalts ist in Abb. 9 gegeben. Das große elektrische Feld weist in die Zeichnungsebene hinein. Es besteht ein gravierender Unterschied zwischen den bisher beschriebenen Tunnelmechanismen und der Injektion von heißen Elektronen: Bei CHE können Elektronen nur auf das Floating-Gate

gebracht werden. Es ist nicht möglich, die Elektronen durch CHE vom Floating-Gate zu entfernen.




Abb. 10 Gate-Strom bei der Injektion heißer Elektronen am Drain als Funktion der Gate-Spannung mit der Drain-Spannung als Parameter [16]

Der Versuch, die Ladung auf dem Floating-Gate mittels der Injektion von heißen Löchern zu kompensieren, fand bisher keinen Einsatz, da die erreichbaren Ströme sehr gering waren [34]. Auch für diesen Fall gibt es keine analytische Beschreibung des Stroms, der über den Isolator fließt. Es existieren aber eine Vielzahl von Modellen, die diesen Sachverhalt zu beschreiben versuchen: the lucky electron model [35], [36], the effective electron temperature model [37], the physical model [38]. Abschließend ist zu diesen Modellen noch zu bemerken, dass jeweils nur die Anzahl der injizierten Elektronen beschrieben wird. Diese Anzahl kann sich durch das repulsive Feld über dem Isolator deutlich von der Zahl, die das Floating-Gate erreichen, unterscheiden [39].

Der Gate-Strom, der durch CHE erzielt werden kann, ist in Abb. 10 dargestellt. Es ist deutlich zu erkennen, dass der Strom im Gegensatz zum FN-Tunneln nicht monoton mit der Gate-Spannung steigt, sondern ein Maximum erreicht, wenn die Gate-Spannung etwa gleich der Drain-Spannung ist. Aus diesem Grund ist es notwendig, die Programmierspannung bei Floating-Gate-Memories sorgfältig an die herrschende Drain-Spannung anzupassen, wenn CHE zum Einsatz kommt.

2.4 Flash-Speicher in NOR- und NAND-Architektur

Bisher wurde die Funktionsweise einer Floating-Gate-Speicherzelle beschrieben. Ein weiterer wichtiger Punkt ist die Anordnung der Speicherzellen. Die heutzutage vorherrschenden nicht-flüchtigen Speicher sind die so genannten Flash-Speicher. Diese Flash-Speicher werden in zwei unterschiedlichen Architekturen produziert, die NOR und NAND genannt werden.

Bei der NAND-Architektur werden mehrere Zellen hintereinander geschaltet. Der Vorteil dieser Struktur liegt in der großen Speicherdichte. Diesem Vorteil stehen größere Programmier-, Lösch- und Zugriffszeiten negativ gegenüber.

Bei der NOR-Architektur wird jede einzelne Zelle kontaktiert. Der Vorteil liegt hier bei schnelleren Schreib-, Lösch- und Zugriffszeiten. Es wird aber eine geringere Dichte als bei der NAND-Architektur erreicht. Eine Übersicht der beiden Architekturkonzepte ist in Abb. 11 gegeben.




Abb. 11 Schematische Darstellung von nicht-flüchtigen Speichern in NOR- und NAND-Architekturen

2.5 Die Schwierigkeiten und Grenzen des Floating-Gate-Konzeptes

In diesem Abschnitt werden die Schwierigkeiten bzw. Grenzen des Floating-Gate-Speichers näher betrachtet, wobei zwei Felder unterschieden werden: Zum einen Probleme, die in der aktuellen Literatur beschrieben werden, zum anderen Probleme, die in der zukünftigen Entwicklung erwartet werden und in der Roadmap (ITRS) näher spezifiziert sind [44].

Durch den Einsatz von derzeit verhältnismäßig dicken Tunnel-Isolatoren (über 8 nm) werden in herkömmlichen Floating-Gate-Speichern hohe Programmierspannungen sowie lange Programmierzeiten benötigt. Die Programmierspannungen für das FN-Tunneln liegen deutlich über 10 V bei einer Programmierzeit von einigen μs . Aus diesem Grund wird ein signifikanter Prozentsatz der zur Verfügung stehenden Chipfläche durch so genannte Hochvoltspumpen eingenommen, die die für das FN-Tunneln benötigten Spannungen erzeugen.

Eine weitere Limitierung stellt die Zyklenfestigkeit dar. Die Zyklenfestigkeit beschreibt, wie oft ein Floating-Gate-Speicher beschrieben und gelöscht werden kann. Durch das wiederholte Be- und Entladen des Speichers wird der Tunnel-Isolator geschädigt, wobei es zur Anhäufung von Ladungen im Tunnel-Isolator kommt. Am Anfang werden überwiegend positive Ladungen im Isolator generiert. Wird der Isolator aber weiter geschädigt, ändern sich die Verhältnisse. Die positive Ladung wird kompensiert und am Schluss überwiegt die negative Ladung [40]. Aufgrund dieser negativen Ladung wird die Feldstärke beim Beschreiben und Löschen reduziert, so dass immer weniger Ladungen auf das Floating-Gate gelangen bzw. vom Floating-Gate entfernt werden. Dieser Vorgang ist in Abb. 12 dargestellt. Ab einer Zyklenanzahl von 1×10^4 beginnt sich das so genannte Schwellspannungsfenster zu schließen. Nach Unterschreitung eines kritischen Wertes für das Schwellspannungsfenster ist der Speicher unbrauchbar geworden. Als üblicher Wert für die maximale Zyklenanzahl wird meistens 1×10^6 genannt.




Abb. 12 Dargestellt ist die Schwellspannung im programmierten und gelöschten Zustand über der Anzahl der Programmier- und Lösch-Zyklen. Es ist deutlich zu erkennen, dass die Differenz der beiden Zustände mit hoher Zyklenzahl immer geringer wird und schließlich bei Unterschreitung eines kritischen Wertes zum Ausfall des Speichers führt [16].

Eine Lösung für diese Probleme bietet die Reduktion der Dicke des Tunnel-Isolators. Dadurch könnten sowohl die Programmierspannungen als auch die -zeiten verringert werden.

Außerdem besitzen dünnere Isolatoren wesentlich höhere Durchbruchfeldstärken, bei gleichzeitiger Verringerung der Löchergeneration durch Stoßionisation. Diese Löcher sind maßgeblich an der Zerstörung des Isolators beteiligt [41].

Der Einsatz dünnerer Isolatoren bringt aber auch Probleme mit sich. Eine Informationsspeicherung über zehn Jahren mit Tunnel-Isolatoren von deutlich unter 8 nm konnte noch nicht gezeigt werden. Außerdem treten neuartige Leckstrom-Phänomene auf, wie z. B. anomalous low temperature leakage current, von dem nur vereinzelte Zellen betroffen sind [42], [43].

Ein weiterer Nachteil des Floating-Gate-Konzeptes ist die Querleitfähigkeit des Floating-Gates. Aufgrund dieser Querleitfähigkeit führt nur ein Defekt im Tunnel-Isolator zum kompletten Ladungsverlust und somit zum Ausfall der Speicherzelle.

Aufgrund der bisher geschilderten Probleme des Floating-Gate-Speichers ist die Leistungsfähigkeit beschränkt. Bisher erreichte Leistungsmerkmale des Floating-Gate-Speichers, die in erster Linie auf die erreichte minimale Dicke des Tunnel-Isolators zurückzuführen sind, sind in Tab. 1 zusammengefasst.

Tab. 1 Bisher erreichte Leistungsmerkmale des Floating-Gate-Speichers

Floating-Gate-Speicher		Quelle
Zellgröße	4,5 F ² - 12,5 F ²	[1]
Schreib-/Löschspannung:		
Beschreiben	CHE 10 V - 12 V	
Beschreiben/Löschen	FN 15 V - 20 V	[1], [3]
Schreibzeiten:		
	CHE ~ µs	
	FN ~ ms	[1]
Löschzeiten:		
	FN ~ ms	[1]
Zahl der gespeicherten Ladungen	1x10 ⁴ - 1x10 ⁵	[1]
Zugriffszeiten:		
	NAND ~ 10 µs	
	NOR ~ 60 ns	[1]
Informationsspeicherung	10 Jahre	[1]
Multi-Bit-Speicherung	4-16 Bits	[1], [3]

Für die zukünftigen technologischen Probleme im Bereich der Floating-Gate-Speicher wird meist die Roadmap (ITRS) herangezogen. In dem Update 2002, welches seit Anfang 2003 zur Verfügung steht, gibt es eine eigene Rubrik „FLASH Non-volatile Memory Technology Requirements“ [44]. Einen Auszug aus der Roadmap 2002 für den Flash-Bereich ist in Abb. 13 zu sehen.

Für zwei Bereiche sind ab dem Jahre 2003/2004 verstärkt rot unterlegte Felder zu finden, d. h. Probleme für die es noch keine Lösungsansätze gibt. Dabei handelt es sich um die beiden Isolatoren: Tunnel-Isolator sowie Interpoly-Isolator. Für den Tunnel-Isolator werden

Lösungen zur Verringerung der effektiven Oxiddicke auf unter 9 nm gesucht. Beim Interpoly-Isolator ist nicht nur die effektive Oxiddicke auf unter 13 nm zu reduzieren, gleichzeitig soll die Abscheidetemperatur drastisch gesenkt werden.

Anderungen	year of production	2001	2002	2003	2004	2005	2006	2007
	DRAM 1/2 Pitch [nm]	130	115	100	90	80	70	65
	MPU/ASIC 1/2 Pitch [nm]	150	130	107	90	80	70	65
	MPU Printed Gate length [nm]	90	75	65	53	45	40	35
	MPU Physical Gate Length [nm]	65	53	45	37	32	28	25
alt	Flash technology node [nm]	150	130	115	100	90	80	70
neu	Flash technology node [nm]	150	130	107	90	80	70	65
alt	Flash NOR tunnel oxide thickness [EOT - nm]	9.5-10	9.5-10	9-10	9-10	8.5-9.5	8.5-9.5	8.5-9.5
neu	Flash NOR tunnel oxide thickness [EOT - nm]	9.5-10	9-10	9-10	8.5-9.5	8.5-9.5	8.5-9.5	8-9
alt	Flash NAND tunnel oxide thickness [EOT - nm]	8.5-9.5	8.5-9	8-9	8-9	7.5-8	7.5-8	7.5-8
neu	Flash NAND tunnel oxide thickness [EOT - nm]	8.5-9.5	7-8	7-8	7-8	7-8	7-8	6-7
alt	Flash tunnel oxide thickness control EOT [% 3σ]	<+4	<+4	<+3.5	<+3.5	<+3	<+3	<+3
neu	Flash tunnel oxide thickness control EOT [% 3σ]	<+4	<+4	<+3.5	<+3	<+3	<+3	<+3
	Flash tunnel oxide minimum $Q_{BD}@1 \times 10^{-2} A/cm^2$ [Q/cm ²]	0.2	0.2	0.2	0.2	0.2	0.2	0.2
	Flash tunnel oxide defectivity@minimum Q_{BD} [def/cm ²]	<0.01	<0.01	<0.01	<0.01	<0.01	<0.01	<0.01
	Flash tunnel low field leakage [nA/5V]	100	100	100	100	100	100	100
	Flash program/earase window ΔV_T [V]	>3	>3	>3	>3	>3	>3	>3
	Flash earase time degradation t_{max}/t_0	<2	<2	<2	<2	<2	<2	<2
	Flash program time degradation t_{max}/t_0	<2	<2	<2	<2	<2	<2	<2
alt	Flash NOR interpoly dielectric thickness [EOT - nm]	13-15	12-14	11-13	11-13	10-12	9-11	9-11
neu	Flash NOR interpoly dielectric thickness [EOT - nm]	13-15	12-14	11-13	10-12	9-11	9-11	8.5-10.5
alt	Flash NAND interpoly dielectric thickness [EOT - nm]	14-16	13-15	12-14	12-14	12-14	11-13	10-12
neu	Flash NAND interpoly dielectric thickness [EOT - nm]	14-16	13-15	13-15	13-15	13-15	13-15	10-13
	Flash interpoly dielectric thickness control EOT [% 3σ]	<+7	<+7	<+6	<+6	<+6	<+6	<+6
alt	Flash interpoly dielectric Tmax of formation $t>5' / <5'$ [C°]	800/900	800/900	750/900	750/900	700/850	700/850	650/800
neu	Flash interpoly dielectric Tmax of formation $t>5' / <5'$ [C°]	800/900	800/900	750/900	700/850	700/850	650/800	650/800
alt	Flash interpoly dielectric conformality on floating gate [EOT _{min} /EOT _{max}]	>0.92	>0.95	>0.95	>0.95	>0.95	>0.98	>0.98
neu	Flash interpoly dielectric conformality on floating gate [EOT _{min} /EOT _{max}]	>0.92	>0.95	>0.95	>0.95	>0.98	>0.98	>0.98
	Flash maximum charge loss 10 years @Room Temp - single/dual bit [%]	20/10	20/10	20/10	20/10	20/10	20/10	20/10

Lösung für die Fertigung existiert und ist optimiert weiß
 Lösung für die Fertigung ist bekannt gelb
 Lösung für die Fertigung ist unbekannt rot

Abb. 13 Auszug aus dem Update der ITRS Roadmap für den Bereich nicht-flüchtige Speicher [44].

2.6 Nano-Cluster-Speicher mit Niedertemperatur-Isolatoren

In Abschnitt 2.5 wurden die Probleme, die mit der Floating-Gate-Speicherzelle einhergehen, dargestellt. Im weiteren Verlauf dieser Arbeit wird u. A. untersucht, inwieweit Nano-Cluster-Speicher in Verbindung mit neuartigen Niedertemperatur-Isolatoren Lösungen für diese speziellen Probleme darstellen.

Bei dem Nano-Cluster-Speicher handelt es sich um eine konsequente Weiterentwicklung des Floating-Gate-Speichers. Der wesentliche Unterschied besteht darin, dass das kontinuierliche, leitfähige Floating-Gate durch voneinander elektrisch isolierte Nano-Partikel, so genannte Nano-Cluster oder Nano-Kristalle, ersetzt wird. Dieses Konzept wurde erstmals 1995 von S. Tiwari vorgeschlagen und ist in Abb. 14 dargestellt.

Um das Temperaturbudget zu verringern, wird ein spezieller metallorganischer Silizium-Precursor zur Isolation der Nano-Cluster von der Gate-Elektrode verwendet.

In den folgenden zwei Kapiteln wird ein umfassender Überblick über den Stand der Forschung im Bereich des Nano-Cluster-Speichers sowie der Abscheidung eines neuartigen Niedertemperaturisolators gegeben.




Abb. 14 Darstellung eines Nano-Cluster-Speichers nach dem Konzept von S. Tiwari [8]

3 Stand der Forschung im Bereich Nano-Cluster-Speicher

Untersuchungen zum Nano-Cluster-Speicher sind das zentrale Thema dieser Arbeit. Aus diesem Grund wird in diesem Kapitel der derzeitige Stand der Forschung auf diesem Gebiet wiedergegeben. Der Nano-Cluster-Speicher ist ein möglicher Kandidat von zukünftigen Speicherstrukturen. Einen Überblick zum Thema neuartige flüchtige und nicht-flüchtige Speicherkonzepte findet man z. B. bei B. Prince [45].

3.1 Aufbau des Nano-Cluster-Speichers

Das Konzept des Nano-Cluster-Speichers wurde erstmals 1995 von S. Tiwari auf der IEDM vorgestellt [8]. Der Gate-Stack besteht vom Substrat her aus einem Tunnel-Isolator, der typischerweise 2 bis 4 nm dick ist. Darauf folgt eine Region, in der sich die Nano-Cluster befinden. Diese Cluster haben einen Durchmesser von 2 - 50 nm und sind untereinander isoliert, so dass zwischen den Nano-Clustern keine Querleitfähigkeit besteht. Die Nano-Cluster sind durch einen weiteren Isolator von der Gate-Elektrode getrennt. Eine schematische Darstellung dieses Konzeptes ist in Abb. 14 gegeben.

Es wird in diesem Kapitel eine klare Trennung zwischen Nano-Cluster-Speichern und so genannten Einzelelektronen-Speichern gezogen. Bei Letzteren handelt es sich meist um Speicher, deren „Floating-Gate“ nur aus einem einzelnen Nano-Cluster besteht. Einzelelektronen-Speicher werden kurz im Abschnitt 3.6 behandelt.

3.2 Funktionsweise des Nano-Cluster-Speichers

Das Funktionsprinzip ist identisch zum konventionellen Floating-Gate-Speicher. Durch das Be- und Entladen der Nano-Cluster mit Elektronen verschiebt sich die Schwellspannung der Speicherzelle. Diese Verschiebung wird mit Hilfe einer Spannung zwischen Source und Drain ausgelesen. Hierbei kann je nach Beladungszustand der Nano-Cluster ein großer oder kleiner Strom detektiert werden. Im Gegensatz zum Floating-Gate-Speicher ist der Transportmechanismus zu den Nano-Clustern nicht das FN-Tunneln oder CHE sondern hauptsächlich das direkte Tunneln aus dem Inversionskanal in die Nano-Cluster. Die Banddiagramme für eine Nano-Cluster-Speicherzelle für die drei Vorgänge Beladung, Entladung sowie Speicherung der Ladung sind in Abb. 15 dargestellt. Beim direkten Tunneln (angedeutet durch den Pfeil) wird der gesamte Isolator überwunden, d. h., die Ladung tunnelt aus dem Kanal durch den gesamten Isolator in einen unbesetzten Zustand des Nano-Clusters. Der umgekehrte Vorgang läuft beim Entladen des Nano-Clusters ab. Aus einem Zustand des

Nano-Clusters tunnelt ein Elektron in einen unbesetzten Zustand des Leitungsbands des Halbleiters.




Abb. 15 Darstellung des Banddiagramms eines Nano-Cluster-Speichers beim Beladen, Speichern und Entladen mit Elektronen

Für den Fall, dass die Clusterdichte (n_C), der Clusterdurchmesser (t_C), die Dicke (t_{IC}), die Dielektrizitätskonstante (ϵ_{IC}) des Top-Isolators und die Dielektrizitätskonstante des Nano-Cluster-Materials (ϵ_C) bekannt sind, kann näherungsweise eine Formel für die Flachbandverschiebung ΔU_{th} angegeben werden [8]:

$$\Delta U_{th} = \frac{qn_C}{\epsilon_{IC}} \left(t_{IC} + \frac{\epsilon_{IC}}{2\epsilon_C} t_C \right) \quad \text{Gl. 6}$$

Für eine Abschätzung der zu erwartenden Flachbandspannung wird eine Nano-Clusterdichte von $1 \times 10^{12} \text{ cm}^{-2}$, ein Durchmesser eines Nano-Clusters von 5 nm sowie eine Dicke von 10 nm für den Top-Isolator (SiO_2) angenommen. Mit diesen Werten ergibt sich eine Schwellspannungsverschiebung ΔU_{th} von 0,5 V. Diese Schwellspannungsverschiebung kann mit heutiger CMOS-Logik leicht detektiert werden [45].

Ein anderer Ansatz zur Berechnung der Schwellspannung wurde von Hitachi vorgestellt. In diesem Modell sind, wie in Abb. 16 zu sehen, jedem i-ten Nano-Cluster eine Kapazität zum Substrat C_{Ci} und zur Gate-Elektrode C_{Gi} zugeordnet. C_{GK} ist die Kapazität zwischen Gate-Elektrode und Kanal.

Nach diesem Modell berechnet sich die Schwellspannungsverschiebung für n Nano-Cluster zu [46]:

$$U_{th} = \frac{\sum_{i=1}^n C_{xi} \cdot (U_W - U_i)}{\sum_{i=1}^n C_{xi} + C_{GK}} \quad \text{mit} \quad C_{xi} = \frac{C_{Gi} C_{Ci}}{C_{Gi} + C_{Ci}} \quad \text{Gl. 7}$$

U_W ist die Spannung beim Beschreiben der Nano-Cluster und U_i ist der Spannungsoffset des i-ten Nano-Clusters, der durch seine schon vorhandene Ladung erzeugt wird.

Ein Nachteil dieser Berechnung ist, dass die einzelnen Kapazitäten der Nano-Cluster experimentell nicht zugänglich sind und sie somit auf reale Strukturen nicht direkt angewendet werden kann.




Abb. 16 Kapazitives Modell eines Nano-Cluster-Speichers

Trotz der Schwierigkeiten dieses Modells konnten einige interessante Konsequenzen abgeleitet werden. Unter der Annahme, dass die Kapazität des i-ten Nano-Clusters (C_{xi}) in erster Näherung proportional zu seiner Fläche (S_i) ist, werden folgende Grenzfälle betrachtet:

$$\left. \begin{array}{l} C_{xi} \sim S_i \\ 1. \quad \sum_{i=1}^n C_i \ll C_{GK} \Rightarrow \Delta U_{th} \sim \sum_{i=1}^n S_i \\ 2. \quad \sum_{i=1}^n C_i \gg C_{GK} \Rightarrow \Delta U_{th} \sim U_W \end{array} \right\} \quad \text{Gl. 8}$$

Im 1. Fall ist die gesamte Kapazität der Nano-Cluster gering gegenüber der Kapazität zwischen Gate und Kanal und die Schwellspannungsverschiebung ist proportional zu der mit Nano-Clustern bedeckten Fläche. Eine Konsequenz daraus ist, dass aus elektrischen Messungen zwischen einer Probe mit vielen kleinen Nano-Clustern und einer Probe mit wenigen großen Nano-Clustern nicht unterschieden werden kann.

Im 2. Fall ist die Nano-Cluster-Kapazität sehr groß gegenüber der Kapazität zwischen Gate und Kanal. Die Näherung beschreibt den Fall einer sehr hohen Bedeckung mit Nano-Clustern. Hierbei ist die Schwellspannungsverschiebung proportional zur Schreibspannung [46].

3.3 Methoden zur Nano-Cluster-Herstellung

Zur Herstellung von Nano-Clustern werden in erster Linie vier Methoden angewendet. Das direkte Abscheiden von Nano-Clustern, das Abscheiden einer funktionellen Schicht, in der sich die Nano-Cluster durch Nachbehandlung bilden, das Implantieren in einen Isolator hinein sowie die Formation von Nano-Clustern in der Gasphase und späteres Abscheiden auf einem Substrat. Obwohl seit der ersten Vorstellung des Nano-Cluster-Speichers bereits acht Jahre vergangen sind, hat sich noch kein Herstellungsverfahren zur Nano-Cluster-Erzeugung durchgesetzt. Motorola und ST Microelectronics berichteten kürzlich von Speicher-Demonstratoren [47], [48], wobei die Nano-Cluster durch direkte Abscheidung erfolgten, wohingegen Infineon [49] erfolgreich die Ionenimplantation einsetzt. Im Folgenden werden die Methoden zur Nano-Cluster-Herstellung und die damit erzielten Ergebnisse vorgestellt.

3.3.1 Herstellung der Nano-Cluster durch direkte Abscheidung

Nano-Cluster können direkt auf einen Tunnel-Isolator abgeschieden werden. Die beiden gängigsten Verfahren sind die Abscheidung aus der Gasphase (CVD) sowie die Verdampfung bzw. das Sputtern des jeweiligen Materials unter Vakuumbedingungen.

Bei der Abscheidung aus der Gasphase im Niederdruckbereich (LPCVD) werden kleine Mengen Silizium auf dem Substrat abgeschieden. An den Nukleationsstellen bilden sich kleine „Tröpfchen“ aus Silizium. Die Menge des Siliziums an den Nukleationsstellen wächst danach mit steigender Prozesszeit an [50]. Der Abscheidungsprozess wird abgebrochen, bevor sich eine geschlossene Schicht gebildet hat (Koaleszenz). Die Nano-Cluster, die mit dieser Methode entstehen, sind hemisphärisch, wobei die flache Seite zum Tunnel-Isolator weist [51]. Durch die Verdünnung des Prozessgases Silan z. B. mit He, Ar, N₂ oder H₂ kann die Abscheiderate reduziert werden, so dass der Prozess besser zu kontrollieren ist. Eine Dotierung der Nano-Cluster kann durch Hinzugabe von Phosphin oder Diboran erfolgen [52]. Durch die Vorbehandlung der Oberfläche kann die Dichte der Nukleationszentren stark variiert werden. Insbesondere ist die Dichte der Silizium-Nano-Cluster auf einer Si₃N₄- bzw. SiN_xO_y-Oxidoberfläche wesentlich höher als auf einer SiO₂-Oberfläche [53]. Andere Arten der Vorbehandlung der Oberfläche können z. B. nasschemisch mit verdünnter Flußsäure (HF) oder im Plasma durchgeführt werden [54]. Die mittels CVD erreichten Nano-Cluster-Dichten liegen bei bis zu $1 \times 10^{12} \text{ cm}^{-2}$ [55].

Neuere Arbeiten zielen darauf ab, neben Silizium auch Germanium direkt mittels CVD aus German abzuscheiden [56], [57]. Ein Problem, welches die Prozessführung erschwert, ist die Tatsache, dass Germanium nur bei sehr niedrigen Temperaturen auf SiO₂ abgeschieden werden kann [58]. Es konnte gezeigt werden, dass bei Abscheidetemperaturen über 550°C keine Germanium-Nano-Cluster auf dem SiO₂ nachgewiesen werden können [56]. Für den Fall, dass Germanium bei Raumtemperatur abgeschieden wird, konnte in dieser Arbeit eine Abnahme der Germaniumkonzentration auf der Oberfläche festgestellt werden, wenn nach der Abscheidung Temperaturen von 400°C überschritten werden (Abschnitt 6.4.2).

Der wichtigste Vorteil dieser Methode ist, dass LPCVD-Techniken zu den Standardprozessen und zum Standardequipment in der Halbleiterindustrie zählen. Als ein Nachteil könnte sich die schwierige Reproduzierbarkeit eines solchen Prozesses erweisen. Die Prozesszeiten sind sehr kurz und die Abscheidebedingungen leicht durch äußere Einflüsse (z. B. Belegung des Reaktors, Stabilisierung der Abscheideparameter) zu stören. Neben den bisher erwähnten Arbeiten ist es auch vielen anderen Forschergruppen gelungen, mittels CVD Silizium-Nano-Cluster herzustellen, die zur Speicherherstellung eingesetzt werden können [59]-[63]. Den größten Erfolg konnte bisher eine Forschergruppe der Firma Motorola verzeichnen, die mittels CVD hergestellter Nano-Cluster einen 4 Mb Demonstrator-Speicherchip herstellen konnten [64].

Eine weitere Methode zur direkten Abscheidung ist das Verdampfen oder Sputtern von Silizium oder Germanium [65]-[72]. Das Verdampfen von Materialien findet meist in MBE-Anlagen unter UHV-Bedingungen statt. Als Vorteile dieser Methode sind die definierten Bedingungen in einer solchen Anlage und die sehr niedrigen Abscheideraten von unter 1 nm/min, die kontrolliert und reproduzierbar erreicht werden können, zu nennen. Weiterhin können neben Halbleitern auch andere Materialien wie z. B. Metalle (Au, Pt) oder Verbindungen wie z. B. CoSi₂ verdampft werden. Als Hauptnachteil erweist sich, dass MBE-Anlagen nur bedingt industriell anwendbar sind, da die Gesamtprozessdauer sehr lang ist, es sich meistens um Einzelwaferprozesse handelt und der Aufwand zum Betrieb einer UHV-Kammer wesentlich größer ist als z. B. bei einer CVD-Anlage.

3.3.2 Herstellung von Nano-Clustern aus einer funktionellen Schicht

Es ist möglich, Nano-Cluster zu erzeugen, indem eine funktionelle Schicht abgeschieden wird, in der sich nach der Abscheidung noch keine Nano-Cluster befinden. Diese entstehen erst nach einer speziellen weiteren Behandlung der Schichten. Als funktionelle Schichten werden meist siliziumreiche SiO_x-Schichten (SIPOS, $x < 2$) verwendet oder Silizium-Germanium-Schichten.

Im Falle einer SIPOS-Schicht gelingt es, in einer Reaktion aus Silan und Lachgas bei 600°C in einem LPCVD-Reaktor eine Schicht zu erzeugen, bei der der Siliziumanteil im Vergleich zu stöchiometrischem Siliziumoxid erhöht ist. Unter inerter Atmosphäre bei Temperaturen von über 900°C wandelt sich diese Schicht um. Es entstehen Bereiche mit kristallinem Silizium und stöchiometrischem SiO₂ [73]. Mit dieser Methode wurde erstmals 1999 eine funktionierende Speicherzelle vorgestellt [74]. Ungewöhnlich an dieser Arbeit war jedoch, dass der Tunnel-Isolator nasschemisch erzeugt wurde. Neuere Arbeiten hatten hauptsächlich das Ziel, die Tauglichkeit, die Realisierbarkeit und die Integration in einen CMOS-Prozess zu untermauern [75]-[78]. Im Rahmen dieser Untersuchungen wurden sogar Sprünge in der Schwellspannung bei Raumtemperatur gefunden, die auf Einzelelektroneneffekte (Coulomb-Blockade) hinweisen [79].

Eine weitere Möglichkeit zur Erzeugung von Nano-Clustern bietet die Abscheidung einer Silizium-Germanium-Schicht. Wobei der Prozess zur Formierung der Nano-Cluster sehr komplex sein kann [80], [81]: Zuerst wird Germanium in ein Si-Substrat implantiert und nachfolgend bei Temperaturen von über 900°C trocken oxidiert. Während der Oxidation segregiert das Germanium an der Grenzfläche zwischen Substrat und SiO₂. Das Hochtemperaturoxid wird entfernt und die Probe wird erneut bei 800°C in trockenem Sauerstoff oxidiert. Bei dieser Oxidation wird das Germanium nicht in das Oxid eingebaut. Danach wird auch die SiGe-Schicht bei 650°C in einer feuchten Atmosphäre oxidiert. Anschließend wird der Tunnel-Isolator in einer trockenen Oxidation gewachsen. In einem nachfolgenden Ausheilschritt unter Stickstoffatmosphäre bei 800°C bilden sich in der SiGeO₂-Schicht Germanium-Nano-Cluster.

Vor kurzem konnte gezeigt werden, dass mittels MBE Schichtfolgen zur Nano-Cluster Erzeugung abgeschieden und funktionsfähige Nano-Cluster-Speicher erzeugt werden können [70]. Die Größe der Germanium-Nano-Cluster lag im Durchschnitt bei 4,5 nm und es konnte eine Dichte von $3 \times 10^{11} \text{ cm}^{-2}$ erreicht werden. Zur Herstellung dieser Nano-Cluster wurde eine 0,7 nm dicke Germanium-Schicht auf einen Tunnel-Isolator bei 350°C abgeschieden und danach mit Polysilizium zugedeckt. Diese Doppelschicht wurde bei 800°C unter Sauerstoffatmosphäre oxidiert und danach das GeO₂ bei 950°C unter Stickstoffatmosphäre wieder zu Germanium-Nano-Clustern reduziert.

Bei einer weiteren Arbeit wurde die Si_{0,7}Ge_{0,3}-Schicht mittels CVD aus Si₂H₆ und German abgeschieden. Durch nachfolgende Hochtemperaturschritte entstanden auch hier Nano-Cluster [82].

Weiterhin ist es gelungen, in einer Reaktion aus TEOS und TMG (trimethylgerminate) in einem APCVD-Prozess Germanium-dotiertes SiO₂ herzustellen. Durch Temperaturbehandlungen bei 700 - 800°C entstanden Germanium-Nano-Cluster, die allerdings zur Photolumineszenz herangezogen wurden. Es sind keine Speicherstrukturen realisiert worden [83].

3.3.3 Herstellung der Nano-Cluster durch Ionenimplantation

Bei der Ionenimplantation wird hauptsächlich Silizium oder Germanium direkt in den Isolator implantiert. Dabei kommen z. T. so hohe Implantationsdosen zum Einsatz, dass die Festkörperlöslichkeit der implantierten Spezies im Substrat überschritten wird. Für den Isolator wird normalerweise thermisches SiO₂ verwendet. Anschließend folgt zur Formierung der Nano-Cluster ein Hochtemperaturschritt. Hierbei werden Temperaturen zwischen 950°C und 1150°C benötigt. Während des Hochtemperaturschritts entstehen die Nano-Cluster und die Implantationsschäden werden zum Teil ausgeheilt. Die Parameter Implantationsenergie, -dosis, Annealtemperatur und -dauer entscheiden über die Größe und Dichte der Nano-Cluster sowie deren Position im Isolator [97], [189].

Sowohl für Silizium als auch für Germanium wurden mit diesem Verfahren schon funktionsfähige Speicherstrukturen hergestellt. Für Germanium waren die Isolatorschichten zwischen 9 und 20 nm dick. Implantationsenergien zwischen 3 und 20 keV kamen zum Einsatz. Die Dosis lag zwischen 1×10^{15} und 1×10^{16} cm⁻² [10], [84]-[90]. Für Silizium lag die Dicke der Isolatoren zwischen 20 und 50 nm. Implantationsenergien zwischen 10 und 50 keV kamen zum Einsatz. Die Dosis lag zwischen 1×10^{15} und 1×10^{16} cm⁻² [10], [86]-[89], [91]-[98].

Zu den Vorteilen dieses Verfahrens zählen die Einfachheit des Prozesses und dass die Implantation ein Standardverfahren in jedem CMOS-Prozess darstellt. Neben Silizium und Germanium kann natürlich auch jedes andere Material implantiert werden. Außerdem ist es möglich, sowohl die Implantation als auch die Formierung der Nano-Cluster in sehr guter Übereinstimmung mit dem Experiment zu simulieren [88].

Ein Nachteil ist das hohe Temperaturbudget bei der Formierung der Cluster. Eine Integrierung wird erschwert, wenn durch die Cluster-Formierung schon vorhandene Implantationsprofile beeinflusst werden. Hinzu kommt, dass bei der Ionenimplantation immer eine gewisse Streuung auftritt (straddle), d. h., ein Teil der implantierten Atome landet auch im Tunnel-Isolator und im Substrat, wodurch die elektrische Qualität dieser Schichten stark beeinträchtigt werden kann. Gerade im Fall der Germaniumimplantation ist es notwendig, den Einfluss auf das Substrat zu kontrollieren. Es konnte in dieser Arbeit gezeigt werden, dass sich an der Substrat/Isolatorgrenzfläche eine nachweisbare SiGe-Schicht bildet (Abschnitt 6.5.2). Es ist

zwar möglich, diesen Schaden durch Ausheilen zu beheben, hierzu werden jedoch abermals sehr hohe Temperaturen von über 1000°C benötigt, was die Prozessintegration noch weiter erschwert. In jüngster Zeit wird versucht, die Qualität des Isolators durch eine Reoxidation zu steigern [98]. Trotz all der Nachteile ist es Infineon mit dieser Methode gelungen, einen 1 Mbit-Demonstrator herzustellen [49].

3.3.4 Abscheidung von Nano-Clustern mit der Aerosolmethode

Bei dieser Methode, in der bisher ausschließlich mit Silizium gearbeitet wurde, findet die Herstellung der Nano-Cluster in drei Schritten statt. Im ersten Schritt werden durch eine pyrolytische Zersetzung von verdünntem Silan bei 950°C in der Gasphase Silizium-Nano-Cluster erzeugt. Zur Optimierung der Größe der Nano-Cluster und zur Vermeidung von „Klumpen“ aus mehreren Nano-Clustern werden die Silan-Konzentration, die Ofentemperatur und die Verweilzeit des Silans im Reaktor optimiert [99], [100], [101].

Im zweiten Schritt werden die Nano-Cluster bei 1000°C thermisch oxidiert. Die Oxidschicht ist zwischen 1,5 - 2 nm dick. Aufgrund dieser Oxidschicht besitzen die Nano-Cluster eine qualitativ hochwertige Grenzfläche und der Ladungstransport zwischen den Nano-Clustern wird so vermieden. Durch die Oxidation wird zudem die Größe der Partikel weiter homogenisiert, da die Oxidationsrate mit Verringerung des Durchmessers abnimmt [103] und somit die Oxidation bei einem einheitlichen Durchmesser der Nano-Cluster zum Erliegen kommt.

Im dritten Schritt werden die oxidierten Nano-Cluster mittels Thermophorese unter einem Temperaturgradienten von 200°C auf einem oxidierten Si-Substrat abgeschieden.

Dieses Verfahren bietet einige bemerkenswerte Vorteile. So ist z. B. von einer sehr hohen Cluster-Dichte von $1 \times 10^{13} \text{ cm}^{-2}$ berichtet worden. Bei dieser Dichte befinden sich zehn Nano-Cluster auf einem Quadrat mit einer Kantenlänge von 10 nm. Aufgrund der Trennung von Nano-Cluster-Erzeugung und -Depositon ist eine Prozessintegration sehr einfach, da das Substrat nicht durch hohe Temperaturen belastet wird. Es tritt keine Schädigung des Tunnel-Isolators auf. Die Haftung der Nano-Cluster stellt kein Problem dar, wie die Ergebnisse in [99], [100] und [101] beweisen.

Nachteilig könnte sich das spezielle Prozessequipment auswirken, welches in dieser Form noch in keinem CMOS-Prozess verwendet wird.

3.3.5 Exotische Methoden zur Nano-Cluster-Herstellung

Eine weitere Möglichkeit Nano-Cluster-Speicher herzustellen, bietet die Verwendung von epitaktischen Tunnel-Isolatoren. Der Einsatz der epitaktischen Isolatoren scheint besonders

erfolgversprechend, da das geordnete Nano-Cluster-Wachstum auf einem epitaktischen Substrat viel leichter zu steuern und zu kontrollieren ist als auf einer amorphen Oberfläche, wie es im Fall von Siliziumdioxid oder Siliziumoxinitrid gegeben ist. Als Kandidaten für solche epitaktischen Isolatoren auf Silizium kommen z. B. CaF_2 oder Oxide der seltenen Erden in Frage. Beide Materialien konnten schon epitaktisch auf Silizium gewachsen werden [190], [191]. Allerdings wird hier immer die entscheidende Frage bleiben, ob sich die Tunnel-Isolatoren wie z. B. CaF_2 oder Oxide der seltenen Erden in der gleichen Qualität herstellen lassen wie SiO_2 und ob sich diese Materialien in einen modernen Fertigungsprozess integrieren lassen.

Im Falle von CaF_2 konnte auch schon die Bildung von Silizium-Nano-Clustern beobachtet werden [102]. In Abb. 17 ist eine AFM-Aufnahmen einer CaF_2 -Oberfläche mit Silizium-Nano-Clustern gezeigt. Dieses Schichtsystem wurde in einer MBE-Anlage hergestellt, wobei es möglich ist, die Wachstumsbedingungen so einzustellen, dass sich keine geschlossene Siliziumschicht bildet, sondern es zur Ausbildung von Silizium-Nano-Clustern kommt.




Abb. 17 AFM-Aufnahme von Silizium-Nano-Clustern auf einer epitaktisch gewachsenen CaF_2 -Schicht [102]

3.4 Verwendete Materialien zur Nano-Cluster-Herstellung

In den bisher zitierten Arbeiten werden Silizium oder Germanium als Materialien zur Nano-Cluster-Herstellung verwendet. Vieles spricht dafür, gerade diese Materialien zu verwenden. Silizium und Germanium sind seit je her die meist verwendeten Materialien in der Halbleiterindustrie. Es ist also möglich, bei Verwendung von Silizium und Germanium das

gesamte Know-how über das Verhalten der Materialien, Prozesse sowie Herstellungsmaschinen zu nutzen.

Trotz der Dominanz von Silizium und Germanium findet man auch Arbeiten, in denen andere Materialien zur Nano-Cluster-Herstellung verwendet wurden. So wurden z. B. auch durch die Implantation von Antimon (Sb) und Zinn (Sn) Nano-Cluster in thermischem SiO₂ erzeugt [104], [105]. Eine andere Möglichkeit zur Nano-Cluster-Erzeugung ist das Cosputtern von Kobalt und SiO₂ [106].

Eine weitere sehr umfangreiche Arbeit widmet sich Nano-Clustern, die aus Edelmetallen wie Gold, Silber und Platin mittels Elektronenstrahlverdampfen hergestellt wurden [107], [108].

Abschließend kann gesagt werden, dass es durchaus möglich ist, andere Materialien als Silizium oder Germanium zur Nano-Cluster-Herstellung zu verwenden. Es ist jedoch fraglich, ob diese Materialien aufgrund ihrer Inkompatibilität zu konventionellen CMOS-Prozessen jemals in der industriellen Fertigung zum Einsatz kommen. So bemerken die Autoren aus [107] und [108] selbst, dass sie mit ihren Proben, die Gold, Silber und Platin enthielten, nicht mehr in die „normale“ Prozesslinie durften. Sie mussten auf weniger „saubere“ Maschinen umsteigen und erklärten damit ihre teilweise nur unbefriedigenden Ergebnisse.

3.5 Vorteile des Nano-Cluster-Speichers

Im Vergleich zu einer Speicherzelle mit kontinuierlichem Floating-Gate besitzt der Nano-Cluster-Speicher wesentliche Vorteile, die im Folgenden dargestellt werden:

1. Zur Herstellung eines Nano-Cluster-Speichers kann Standard-CMOS-Prozesstechnologie verwendet werden [10].
2. Der Nano-Cluster-Speicher ist bis zum 35 nm Technologieknoten skalierbar [164].
3. Die Nano-Cluster-Speicherzelle ist vom Prozessablauf her einfacher als der Prozess einer Floating-Gate-Speicherzelle, da auf einen zweiten Polysilizium-Prozess verzichtet werden kann [109].
4. Aufgrund der fehlenden Querleitfähigkeit zwischen den Nano-Clustern ist die Speicherzelle wesentlich resistenter gegenüber einzelnen Defekten im Tunnel-Isolator [8].
5. Aufgrund der Coulomb-Blockade und dem quantenmechanischen confinement wird eine wesentlich verbesserte Speicherzeit erreicht [110]. Außerdem ist ohne weitere Modifikation Multi-Bit-Speicherung möglich [79]. Weiterhin wurde gezeigt, dass mit lokal begrenzten Ladungen, ähnlich dem NROMTM-Konzept, zwei getrennte Speicherzustände realisiert werden können [113].

6. Es können dünnere Tunneloxide verwendet werden, wodurch auch die Betriebsspannungen reduziert werden können, gleichzeitig besitzen dünnere Tunneloxide eine höhere Resistenz gegen SILC [8].
7. Die ersten Ergebnisse zeigen, dass der Nano-Cluster-Speicher eine wesentlich höhere Anzahl von Be- und Entlade-Zyklen (10^9) übersteht [8].
8. Da es nur eine schwache Kopplung zwischen Drain und den Nano-Clustern gibt, besitzt der Nano-Cluster-Speicher eine wesentlich bessere Durchbruchcharakteristik. Während des Auslesens der Speicherzelle können somit höhere Drain-Spannungen verwendet sowie die Kanallängen reduziert werden. Durch kürzere Kanallängen wird die Zellfläche reduziert [52].
9. Durch die Variation der Dicke des Tunnel-Isolators können sowohl nicht-flüchtige als auch flüchtige Speicher mit demselben Konzept hergestellt werden [114].
10. Bei Nano-Cluster-Speichern wurde eine geringere Neigung zum Over-Erase gefunden [77].
11. Nano-Cluster-Speicher besitzen eine höhere Toleranz gegenüber Defekten im Isolator [8] und sollten somit auch gegen ionisierende Strahlung resistenter sein. Dadurch wären Nano-Cluster-Speicher auch für Weltraum- und militärische Anwendungen geeignet.

All diese Vorteile machen deutlich, dass der Nano-Cluster-Speicher eine Alternative zur konventionellen Floating-Gate-Speicherzelle darstellt und das Potenzial besitzt, diese in den kommenden Jahren vom Markt zu verdrängen.

3.6 Skalierung bis zum Einzelelektronen-Speicher

Eine Sonderstellung bei den Nano-Cluster-Speichern nehmen die so genannten Einzelelektronen-Speicher ein [117]. Ihre Dimensionen sind so klein, dass nur ein einziger Nano-Cluster zur Informationsspeicherung benötigt wird. Sie stellen somit die minimale mögliche Struktur dar.




Abb. 18 Schematische Darstellung eines Nano-Cluster-Speichers mit nur einem Nano-Cluster - Der Bereich zwischen den Pfeilen ist dabei nicht breiter als 30 nm.

Die Struktur eines Einzelelektronen-Speichers ist in Abb. 18 dargestellt. Die Funktionsweise ist analog zu einem Floating-Gate-Speicher. Das Beladen des Nano-Clusters mit einem Elektron geschieht über eine entsprechende Spannung am Gate. In [115] wurde untersucht, inwieweit die Kanalweite reduziert werden muss, damit eine einzelne Ladung den gesamten Kanal verarmen kann. Damit der Einzelelektronen-Speicher auch bei Raumtemperatur arbeitet, kann eine Abschirmlänge l_{ab} (maximale Breite des Kanals) wie folgt berechnet werden:

$$l_{ab} = \frac{2\varepsilon_{Si}k_bT}{q^2N_S} \quad \text{Gl. 9}$$

Hierbei ist ε_{Si} die dielektrische Konstante des Siliziums, N_S die Anzahl der Ladungen im Kanal pro Fläche, q die Elementarladung, k_b die Boltzman-Konstante und T die absolute Temperatur. Die Abschirmlänge muss größer sein als die Breite des Kanals, damit eine optimale Steuerbarkeit des Kanalwiderstandes gewährleistet ist.

Nimmt man eine Nano-Cluster-Dichte von $5 \times 10^{10} \text{ cm}^{-2}$ an, so beträgt die Abschirmlänge 68 nm und somit darf die Kanalbreite nicht mehr als 68 nm betragen.

Eine weitere Voraussetzung für die Funktionsfähigkeit des Einzelelektronen-Speichers ist, dass der Betrag der Grundzustandsenergie des Elektrons im Potenzialtopf größer ist als die mittlere thermische Energie des Elektrons [116]:

$$E_0 = \underbrace{\frac{q^2}{2C}}_{\text{Coulomb-Energie}} + \underbrace{\frac{h^2\pi^2}{2m^*l^2}}_{\text{quantum-confinement-Energie}} \gg k_bT \quad \text{Gl. 10}$$

m^* ist die effektive Masse, l die charakteristische Länge und C die gesamte Kapazität des Nano-Clusters.

Die einfachste Art E_0 zu erhöhen, ist die Reduzierung der Abmessungen. Dadurch wird sowohl der klassische als auch der quantenmechanische Anteil erhöht.




Abb. 19 Kapazitives Ersatzschaltbild eines Einzelelektronen-Speichers

Die Schwellspannungsverschiebung kann mit dem Modell aus Abb. 19 wie folgt berechnet werden [115]:

$$U_{th} = \frac{q}{C_{GS} + \frac{C_{GN}C_{NS}}{C_{GN} + C_{NS}}} \quad \text{Gl. 11}$$

Dabei ist C_{GS} die Kapazität zwischen Gate und Substrat sowie C_{GN} und C_{NS} die Kapazitäten zwischen Gate und Nano-Cluster bzw. Nano-Cluster und Substrat.

Der Nachweis, dass der Einzelelektronen-Speicher funktioniert, wurde schon von mehreren Forschergruppen erbracht [117], [118]. Die Herstellung der Struktur erfolgte in den jeweiligen Fällen entweder durch das Kleinätzen von Strukturen oder Elektronenstrahlolithographie.

Abschließend kann gesagt werden, dass die Möglichkeit besteht, einen Nano-Cluster-Speicher bis hin zu einem Einzelelektronen-Speicher zu miniaturisieren. Die Abmessungen für die Kanallänge liegen dabei deutlich unter 50 nm. Die Information wird nur noch durch wenige Ladungen repräsentiert und nicht durch mehrere Zehntausend wie in einer herkömmlichen Floating-Gate-Speicherzelle [45].

3.7 Neue Trends im Bereich der Nano-Cluster-Speicher

Es sind in jüngerer Zeit einige neue Konzepte aufgetaucht, die die Leistungsfähigkeit der Nano-Cluster-Speicher weiter verbessern bzw. bestehende Konzepte zusammenführen sollen. Ausgewählte Konzepte sind in Abb. 20 dargestellt. In Abb. 20 a) handelt es sich um eine Kombination aus SONOS- und Nano-Cluster-Speicher, wodurch eine größer Schwellspannungsverschiebung und eine längere Retention-Time erreicht werden soll [112].




Abb. 20 Darstellung einiger Konzepte im Bereich Nano-Cluster-Speicher:
a) Kombination aus Nano-Cluster- und SONOS-Speicher [112]
b) Kombination aus Floating-Gate- und Nano-Cluster-Speicher [111]
c) Dual-Bit-Speicherung im Nano-Cluster-Speicher analog zum NROMTM-Konzept [113]

In Abb. 20 b) handelt es sich um eine Kombination aus Floating-Gate- und Nano-Cluster-Speicher. Die Nano-Cluster sollen hier eine Verbesserung der Injektionseigenschaften auf das Floating-Gate hervorrufen. Außerdem soll diese Zelle über die Gate-Elektrode beschrieben und gelöscht werden [111]. In Abb. 20 c) wird verdeutlicht, dass mit einem Nano-Cluster-Speicher Dual-Bit-Speicherung analog zum NROMTM-Konzept möglich ist, da es in der Ebene der Nano-Cluster keine Querleitfähigkeit gibt [113]. Hierbei wird die lokale Ladungsspeicherung nur in der Nähe von Source und Drain ausgenutzt, um zwei Bits pro Speicherzelle zu speichern.

In Tab. 2 sind die bisher erreichten bzw. prognostizierten Leistungsmerkmale des Nano-Cluster-Speichers dargestellt.

Tab. 2 Bisher erreichte bzw. prognostizierte Leistungsmerkmale des Nano-Cluster-Speichers

Nano-Cluster-Speicher		Quelle
Zellgröße	$< 4F^2$	[164]
Schreib- und Löschspannung	3 V- 5 V	[114]
Schreib- und Löschzeiten	0,2 μ s - 5 μ s	[114]
Zahl der gespeicherten Ladungen	~ 100	[1]
Zugriffszeiten	unbekannt	
Informationsspeicherung	1×10^1 s - 1×10^6 s	[114]
Multi-Bit-Speicherung	2 Bits	[113]

3.8 Ungeklärte Fragen

Es gibt eine Reihe von Fragen, die trotz des regen Forschungsinteresses am Nano-Cluster-Speicherkonzept seit 1995 noch nicht abschließend beantwortet werden konnten.

1. Wo wird die Ladung gespeichert? (Es ist bis heute nicht geklärt, ob die Ladung in den Nano-Clustern oder in den Traps an der Grenzfläche Nano-Cluster-Isolator gespeichert wird.)
2. Ist eine zerstörungsfreie Prozesskontrolle z. B. durch Spektrale Ellipsometrie möglich oder müssen zur Kontrolle immer aufwändige Verfahren wie z. B. TEM oder RBS eingesetzt werden?
3. Können Niedertemperaturisolatoren in den Gate-Stack integriert werden und somit das Temperaturbudget deutlich gesenkt werden, wie es in der Roadmap (ITRS) gefordert wird? Welche Rolle kann der metallorganische Precursor BTBAS dabei spielen?
4. Welche Methode zur Herstellung der Nano-Cluster ist industriell einsetzbar? Besitzt die direkte Abscheidung Vorteile gegenüber der Ionenimplantation?
5. Welches Material soll für die Nano-Cluster verwendet werden? Gibt es entscheidende Vorteile, wenn Silizium oder Germanium verwendet wird?
6. Können Nano-Cluster-Speicher die Information über zehn Jahre sicher speichern?

Ziel dieser Arbeit ist es, einen Beitrag zur Beantwortung dieser Fragen zu leisten. Die Ergebnisse sind in Kapitel 6 dargestellt.

4 BTBAS als Precursor zur Isolatorabscheidung

In diesem Kapitel wird der BTBAS-LPCVD-Prozess zur Abscheidung von Isolatoren bei Temperaturen unter 600°C beschrieben.

4.1 BTBAS als metallorganischer Precursor für Silizium

Die Abkürzung BTBAS steht für Bis(tertiarybutylamino)silane. Es handelt sich hierbei um ein Molekül, welches neben Silizium Wasserstoff, Stickstoff und Kohlenstoff enthält. Die Summenformel für BTBAS lautet:



Diese Verbindung, dargestellt in Abb. 21, wurde bei der Suche nach einem neuen Prozess zur Siliziumnitridabscheidung gefunden und stellt einen Precursor für Silizium dar, der in LPCVD-Reaktionen verwendet werden kann. Es zeigte sich, dass der Einsatz von BTBAS zwei schwerwiegende Probleme der konventionellen LPCVD-Prozesses unterdrückt. Zum einen entstehen bei dieser Reaktion keine chlorhaltigen Verbindungen wie sie bei der Reaktion zwischen Dichlorsilan und Ammoniak auftreten, die normalerweise zur Abscheidung von LPCVD-Siliziumnitrid verwendet wird [119], [120]. Zum anderen konnten ausreichend hohe Abscheideraten (1 - 2 nm/min) bei Temperaturen unter 600°C erreicht werden [121].




Abb. 21 Schematische 3D-Darstellung eines BTBAS (Bis(tertiarybutylamino)silane)-Moleküls [14]

4.2 Herstellung von SiO₂, Si₃N₄ und SiO_xN_y mittels BTBAS

Neben den in Abschnitt 4.1 aufgeführten Vorzügen ist als weiterer Vorteil zu nennen, dass mit BTBAS außer Siliziumnitrid auch Siliziumdioxid oder Siliziumoxinitrid hergestellt werden kann, indem nur der Reaktionspartner von BTBAS ausgetauscht wird. Im Folgenden wird ein Überblick über die möglichen Reaktionen gegeben [122]:

Siliziumnitrid:



Siliziumdioxid:



Siliziumoxinitrid:



Abb. 22 macht deutlich, dass über die Reaktionspartner von BTBAS verschiedenste Schichten abgeschieden werden können. Der Brechungsindex der Schichten repräsentiert in diesem Fall deren Zusammensetzung und kann kontinuierlich zwischen 2,0 für stöchiometrisches Siliziumnitrid und 1,46 für stöchiometrisches Siliziumdioxid eingestellt werden. Brechungsindizes zwischen 2,0 und 1,46 stehen für Siliziumoxinitrid mit unterschiedlichem Stickstoff zu Sauerstoff Verhältnis.




Abb. 22 Brechungsindex der abgeschiedenen Schichten (gemessen mit Ellipsometrie bei einer Wellenlänge von 633 nm) durch Reaktionen von BTBAS mit unterschiedlichen Reaktionspartnern (2,0 entspricht stöchiometrischem Si₃N₄, 1,46 stöchiometrischem SiO₂, 2 > n > 1,46 SiO_xN_y). Die Verbindung zwischen den Messwerten dient nur als Hilfslinie [14].

Umfassende Parameterstudien zur Schichtabscheidung mittels BTABS finden sich bei [14], [121], [123], [124], [126], [128], [133], [134], [187].

4.3 Mögliche Probleme beim Einsatz von BTBAS

Ein Problem bei den Reaktionen mit BTBAS könnte der Kohlenstoff darstellen, der in den Schichten nachgewiesen werden konnte [14], [123], [187]. Der Anteil von nachgewiesenem Kohlenstoff lag immer deutlich unter 10 at. %. Inwiefern sich der Kohlenstoffgehalt negativ auf die elektrischen Eigenschaften der Isolatoren auswirkt, wird in Kapitel 6 untersucht.

Weiterhin muss berücksichtigt werden, dass ein Einbau von Kohlenstoff und Stickstoff dazu führen kann, dass die BTBAS-Schichten eine höhere Ätzresistenz gegenüber nasschemischen Ätzen mit Flusssäure aufweisen [126], [187].

4.4 Einsatzmöglichkeiten von BTBAS

Die Einsatzmöglichkeiten von BTBAS sind vielfältig. Die Firma Schumacher nennt hier z. B. BTBAS-Si₃N₄ als Spacer in Feldeffekttransistoren sowie als Isolator in den Metallisierungsebenen [125], [187]. Außerdem wurde bisher die Abscheidung von phosphorsilicate glass (PSG) und undoped silicate glass (USG) untersucht [126]. Hierbei wurden besonders vielversprechende Ergebnisse beim Verfüllen von tiefen Gräben (Trenches) und Vias erzielt, die den konventionellen TEOS-Prozessen in nichts nachstehen, aber bei wesentlich geringeren Temperaturen zwischen 400 - 500°C stattfinden.

Aufgrund der vorliegenden Ergebnisse erscheint es sinnvoll, den Einsatz von BTBAS-Isolatoren auch im Gate-Stack von Nano-Cluster-Speichern als Top-Isolator zu untersuchen. Dadurch kann die Temperaturbelastung deutlich reduziert werden. Weiterhin besteht die Möglichkeit, neben der Abscheidung von SiO₂ in einem Prozessablauf Mehrfachisolatoren aus SiO₂ und Si₃N₄, so genannte O/N/O-Stapel, herzustellen [134]. Diese Isolator-Stapel besitzen eine höhere Dielektrizitätskonstante als SiO₂, wodurch eine stärkere kapazitive Kopplung zwischen der Gate-Elektrode und dem Substrat der Speicherzelle erzielt werden kann [127]. Eine vollständige Darstellung der strukturellen und elektrischen Charakterisierung der BTBAS-Schichten ist in Kapitel 6 zu finden.

5 Prozess- und Messtechnik

In diesem Kapitel wird die zur Probenherstellung und -charakterisierung verwendete Prozess- und Messtechnik beschrieben. In erster Linie wurden in dieser Arbeit MOS-Speicher-Kondensatoren hergestellt und untersucht. In Abb. 23 und Tab. 3 ist die Sequenz der Probenherstellung schematisch dargestellt und die Prozessfolge aufgeführt. Weiterhin beinhaltet Abb. 23 die Verweise auf die Abschnitte dieser Arbeit, in denen die einzelnen Prozessschritte beschrieben werden.




Abb. 23 Schematische Darstellung der Probenherstellung: a) nasschemische Reinigung Abschnitt 5.1, b) Oxidation des Tunnel-Isolators Abschnitt 5.2, c1) Abscheidung der Nano-Cluster Abschnitt 5.3, c2) Abscheidung einer Nano-Cluster-haltigen Schicht Abschnitt 5.3, d) Abscheidung des Top-Isolators Abschnitt 5.4, e) Abscheidung und Strukturierung des Poly-Si-Frontseitenkontaktes sowie des Al-Rückseitenkontaktes Abschnitt 5.5

5.1 Nasschemische Reinigung der Substrate

Der erste Schritt bei der Probenherstellung ist die Reinigung der Wafer. Hierbei wurde eine modifizierte RCA-Reinigung verwendet [129]. Bei den Substraten (4 Zoll Wafer) handelte es sich um n-dotiertes Silizium (100) mit einem spezifischen Widerstand von 1 - 10 Ohm·cm. Die Abfolge der Reinigungsschritte ist in Tab. 4 dargestellt. Der Reinheitsgrad der Chemikalien entsprach stets dem ULSI Puranal. Nach dieser Reinigungssequenz sind nicht nur metallische und organische Verunreinigungen von der Oberfläche entfernt, sondern es wurde auch das während der Reinigung entstandene nasschemische SiO₂ entfernt und die Oberflächenbindungen mit Wasserstoff abgesättigt.

Tab. 3 Auflistung der Prozessschritte zur Herstellung eines MOS-Kondensators mit Nano-Clustern

Schritt	Prozess
1	RCA-Reinigung
2	Oxidation des Tunnel-Isolators trocken, 850°C
3	Nano-Cluster-Abscheidung MBE, LPCVD - Silizium oder Germanium
4	Top-Isolator-Abscheidung BTBAS-Niedertemperaturisolator
5	n-Poly Abscheidung
6	Aktivieren der Dotierung 1000°C 30s
7	Rückseite: mit RIE Polysilizium entfernen
8	Rückseite: Oxid entfernen mit HF
9	Sputtern des Rückseitenkontaktes Al
10	Frontseite: Fotolithographie Kondensatorflächen definieren
11	Übertragen der Struktur in das Polysilizium mit RIE
12	Lack entfernen
13	Formiergas-Anneal H ₂ /N ₂ 30 min. 450°C

Tab. 4 RCA Reinigung: Darstellung der verschiedenen Reinigungsschritte und deren Reihenfolge

Schritt	Name	Chemikalien	Verhältnis
1	Piranha	H ₂ SO ₄ (96 %) : H ₂ O ₂ (30 %)	4 : 1
2	Spülen	DI-Wasser	100 %
3	HF-Dip	HF (50 %) : DI-Wasser	1 : 49
4	Spülen	DI-Wasser	100 %
5	SC1	NH ₄ OH (25 %) : H ₂ O ₂ (30 %) : DI-Wasser	1 : 1 : 5
6	Spülen	DI-Wasser	100 %
7	HF-Dip	HF (50 %) : DI-Wasser	1 : 49
8	Spülen	DI-Wasser	100 %
9	Trocken	Trocknung wurde in einer Waferschleuder durchgeführt.	

5.2 Oxidation des Tunnel-Isolators

Nach der Reinigung wurden die Wafer in trockenem Sauerstoff oxidiert. Dabei wurde ein Senkrechtensystem der Firma centrotherm verwendet. In dieser Anlage, von der in Abb. 24 die Schleuse zum Reaktor (1) und das Eingabeterminal (2) dargestellt ist, ist es möglich, 150 Wafer bis zu einem Durchmesser von 200 mm gleichzeitig zu oxidieren. Der Ofen ist derzeit mit einem Boot für 6 Zoll Wafer ausgerüstet. Damit 4 Zoll Wafer prozessiert werden konnten, wurden aus 6 Zoll Wafern Halterungen hergestellt, die Proben beliebiger Geometrie bis zu einem Durchmesser von 5 Zoll aufnehmen können.

Standardmäßig wurde die Oxidation des Tunnel-Isolators durchgeführt, bei der eine Dicke von 4,2 nm erreicht wurde. Hierbei wurden die Proben bei 700°C unter einer Stickstoff-/Sauerstoff-Atmosphäre in den Diffusionsofen eingefahren. Der Sauerstoff hat beim Einfahren

die Aufgabe, eine Nitridierung der Substrate zu verhindern. Ein Nachteil bei diesem Verfahren ist, dass schon eine Oxidation der Wafer stattfindet. Eine Untersuchung ergab, dass mit diesem Verfahren eine minimale Oxidschicht von 2,5 nm nicht unterschritten werden kann. Nachdem die Temperatur auf 850°C erhöht wurde, ist die Oxidation unter trockenem, reinem Sauerstoff durchgeführt worden. Anschließend folgte eine Ausheilung der Siliziumdioxidschicht bei 1000°C in reiner Stickstoffatmosphäre. Nach einer Abkühlungsphase auf 700°C wurden die Proben wieder ausgefahren.




Abb. 24 Senkrechtofensystem CVS1 für die thermische Oxidation 1) Boot mit 6 Zoll Halterung, 2) Schleuse für den Probentransfer, 3) Eingabeterminal; Senkrechtofensystem CVS2 für die LPCVD Abscheidung: 4) Boot mit 6 Zoll Halterung, 5) Schleuse für den Probentransfer, 6) Eingabeterminal


5.3 Abscheidung der Nano-Cluster mittels MBE und LPCVD

Nach der Tunneloxidation wurden die Nano-Cluster mittels verschiedener Abscheidungsverfahren erzeugt. Dabei kam sowohl das Verdampfen von Silizium und Germanium im Ultrahochvakuum (UHV) einer Molekularstrahlepitaxie-Anlage als auch das Abscheiden von siliziumreichen SiO₂-Schichten mittels LPCVD zum Einsatz.

Die MBE-Anlage (VG Semicon) hat einen Basisdruck von 1×10^{-10} mbar und ist bei [130] detailliert beschrieben worden. Durch den Einsatz von Elektronenstrahlverdampfern können sowohl Silizium als auch Germanium getrennt verdampft werden, wobei die Verdampfungsraten durchgehend kontrolliert werden. Während und nach der Verdampfung kann die Probe zwischen Raumtemperatur und 750°C aufgeheizt werden, so dass ein Annealing und eine Rekristallisierung unter Ultrahochvakuumbedingungen möglich ist. Der Druck beim Verdampfen lag in beiden Fällen zwischen $2 - 2,5 \times 10^{-9}$ mbar.

Die Temperaturschwelle, ab der sich polykristalline Schichten bilden, liegt für Silizium bei 580°C [131] und für Germanium bei 500°C [58], unterhalb dieser Temperaturen bilden sich amorphe Schichten. Im Falle des Siliziums wurden 550°C und 630°C als Abscheidetemperatur gewählt. Nachfolgend wurde eine Rekristallisation bei Temperaturen bis 730°C durchgeführt. Für die Germanium-Abscheidung wurde 65°C gewählt, da bei höheren Temperaturen nach der Abscheidung kein Germanium auf der Probe gefunden wurde [128]. Auch die Temperung nach der Abscheidung erfolgte nur bis 400°C.

Außerdem wurden zur Nano-Cluster-Herstellung Semi-insulating-Polysilicon-Schichten (SIPOS) in einem horizontalen LPCVD-Heißwandreaktor abgeschieden. Dabei handelt es sich um SiO_x-Schichten, bei denen das x deutlich unter 2 liegt. Bei dieser Reaktion sind Silan und Lachgas die Ausgangsstoffe:



Das Verhältnis von Sauerstoff zu Silizium kann dabei über das Verhältnis von Silan und Lachgas kontinuierlich zwischen 0 und 2 eingestellt werden, wobei für siliziumreiche Schichten ein Silanüberschuss vorhanden sein muss. Die Prozesstemperatur lag bei 600°C und der Druck bei der Reaktion lag bei 200 mTorr.


Es konnte gezeigt werden, dass sich in den SIPOS-Schichten durch nachfolgende Anneal-Schritte Nano-Cluster bilden [73], [74]. Die Formierung der Nano-Cluster findet in diesem Fall gleichzeitig mit der Aktivierung des n⁺-Polysiliziums bei einer Temperatur von 1000°C statt.

5.4 Abscheidung des Top-Isolators

Der Top-Isolator trennt die Nano-Cluster von der Gate-Elektrode. Hierfür wurden SiO₂-Schichten mittels BTBAS abgeschieden. Dieses Abscheideverfahren wurde während dieser Arbeit genauestens untersucht und charakterisiert [133], [134]. Die Theorie zur Abscheidung mit BTBAS ist in Kapitel 4 zu finden. Für diese Abscheidung wurde ein LPCVD-Senkrechtrofensystem der Firma centrotherm benutzt. In Abb. 24 ist die Schleuse der LPCVD-Anlage mit dem dazugehörigen Boot (4, 5) sowie das Eingabeterminal (6) dargestellt. Es handelt es sich hier wiederum um einen Batchreaktor, der maximal mit 150 8 Zoll Wafern beladen werden kann. Derzeit ist auch dieser Ofen mit einem 6 Zoll Boot ausgerüstet und die Proben werden in extra angefertigten Haltern fixiert. Dabei ist eine beliebige Geometrie bis zu einem Durchmesser von 5 Zoll möglich.

Im Falle der SIPOS-Schichten wurde neben dem BTBAS-Isolator außerdem untersucht, inwieweit nach der SIPOS-Schicht im gleichen Prozess ein Top-Isolator abgeschieden werden


kann. Hierzu wurde eine andere Reaktion zur Isolatorabscheidung benutzt, wobei Silan und Lachgas die Reaktionspartner waren:



In dieser Reaktion wird SiO_2 abgeschieden, wenn der Anteil von Lachgas wesentlich größer ist als Silan. Das Verhältnis von N_2O zu SiH_4 lag in diesem Fall bei 2,2. Auf diese Weise war es möglich, die SIPOS- und die nachfolgende SiO_2 -Schicht in einem Prozesslauf abzuscheiden.

5.5 Abscheidung und Strukturierung der Front- und Rückseitenkontakte

Um auf der Vorderseite eine Möglichkeit zur elektrischen Kontaktierung zu schaffen, wurde in situ n^+ -dotiertes Polysilizium abgeschieden. Dabei wurde in einem horizontalen LPCVD-Reaktor bei 580°C und 200 mTorr eine Reaktion von Silan und Phosphin benutzt:



Zur Aktivierung der Dotierung wird die Probe 30 s bei 1000°C in einem RTA-System getempert.

Messflecke wurden danach fotolithographisch definiert und mittels reaktivem Ionenätzen in das n-Polysilizium übertragen. Das verwendete Prozessgas war SF_6 . Die Ätzrate beträgt bei einer eingekoppelten Leistung von 50 W 4 nm/s.

Für den Rückseitenkontakt wurde Aluminium/Silizium verwendet, welches in einem Kathoden-zerstäubungsprozess abgeschieden wurde.

Diese Prozessführung für die Herstellung der Front- und Rückseitenkontakte wird standardmäßig durchgeführt und ist in [133], [134] näher beschrieben.

5.6 Messung der Schichtdicke und -zusammensetzung mittels Ellipsometrie

Die Spektrale Ellipsometrie eignet sich besonders gut zur zerstörungsfreien Charakterisierung optisch schwach absorbierender Einzelschichten und Vielschichtsysteme auf Siliziumsubstraten. Es können dabei Informationen über den Brechungsindex n und den Extinktionskoeffizienten k im gesamten verfügbaren Wellenlängenbereich sowie der Schichtdicke gewonnen werden.

5.6.1 Theorie zur Spektralen Ellipsometrie

Das Messverfahren der Spektralen Ellipsometrie beruht darauf, dass Lichtwellen unterschiedlicher Frequenzen, welche sich in einem definierten Polarisationszustand befinden, unter einem festgelegten Winkel auf die zu untersuchende Probe treffen. Der von der Probe reflektierte Strahl wird unter dem gleichen Winkel von einem Detektor analysiert. Das

Messprinzip ist in Abb. 25 anhand eines Ellipsometers mit rotierendem Analysator dargestellt.




Abb. 25 Darstellung des Ellipsometermessprinzips anhand eines Ellipsometers mit rotierendem Analysator. Lichtstrahlen aus der Quelle (links) werden durch ein optisches Element linear polarisiert und treffen danach unter einem bestimmten Winkel auf die Probe. Die Probe verändert den Polarisationszustand. Dieser veränderte Polarisationszustand wird über einen rotierenden Analysator und einen Detektor (rechts) gemessen [135].

Unter dem Einfluss der Probe wird die Polarisation des einfallenden Lichtes verändert. Um diese Veränderung zu beschreiben, wird die einfallende Lichtwelle in einen parallelen (E_{ep}) und einen senkrechten (E_{es}) Anteil aufgeteilt. Hierbei bedeutet parallel, dass der elektrische Feldvektor in der Ebene liegt, die aus dem Ausbreitungsvektor der einfallenden Lichtwelle und dem Normalenvektor der Probe aufgespannt wird. Der senkrechte Anteil des einfallenden Lichtes steht senkrecht auf dieser Ebene. Zur Verdeutlichung ist dieser Sachverhalt in Abb. 26 skizziert worden. E repräsentiert das elektrische Feld. Der erste Index steht für die einfallende (e), die reflektierte (r) sowie die transmittierte (t) Welle. Der zweite Index steht für parallel (p) und senkrecht (s).

Die p- und die s-Welle können sowohl unterschiedliche Amplituden als auch eine Phasendifferenz aufweisen. Auf diese Weise können die drei möglichen Polarisationsformen (linear, zirkular und elliptisch) einer Lichtwelle beschrieben werden.




Abb. 26 Darstellung des Auftreffens einer Lichtwelle (senkrecht E_{es} und parallel E_{ep}) auf ein Mehrschichtsystem unter dem Winkel ϕ_1 . An jeder Grenzfläche wird das Licht sowohl reflektiert (r) als auch transmittiert (t) [136].

Weiterhin ist in der Abb. 26 dargestellt, wie der einfallende Lichtstrahl an jeder Grenzfläche reflektiert bzw. transmittiert wird. Jede Schicht (i) wird dabei durch einen wellenlängenabhängigen komplexen Brechungsindex $\tilde{N}_i(\lambda)$ repräsentiert [137]:

$$\tilde{N}_i(\lambda) = n_i(\lambda) + ik_i(\lambda) \quad \text{Gl. 12}$$

$n_i(\lambda)$ ist der Brechungsindex, $k_i(\lambda)$ der Extinktionskoeffizient. Der Extinktionskoeffizient ist ein Maß für die Absorption und steht über folgende Gleichung mit dem Absorptionskoeffizienten A in Verbindung [137]:

$$A = \frac{4\pi k}{\lambda} \quad \text{Gl. 13}$$

λ ist die Wellenlänge der Lichts.

Ist der komplexe Brechungsindex des Schichtstapels über dem gesamten Wellenlängenbereich sowie der Einfallswinkel des Lichts bekannt, so ist es möglich, die komplexen totalen Reflexionskoeffizienten für die p- und s-Welle (R_p , R_s) zu berechnen [137]. Für einfache Systeme, d. h. für ein Substrat oder für eine Schicht auf einem Substrat, existieren analytische Ausdrücke für R_p und R_s .

Für den Fall von zwei unendlich ausgedehnten Medien und einer Grenzfläche (Umgebungsluft und Substrat) reduzieren sich die totalen Reflexionskoeffizienten zu den Fresnel-Reflexionskoeffizienten r_{12}^p , r_{12}^s für p- bzw. s-Licht [137]:

$$\begin{aligned} R_p = r_{12}^p &= \frac{\tilde{N}_2 \cos(\phi_1) - \tilde{N}_1 \cos(\phi_2)}{\tilde{N}_2 \cos(\phi_1) + \tilde{N}_1 \cos(\phi_2)} \\ R_s = r_{12}^s &= \frac{\tilde{N}_1 \cos(\phi_1) - \tilde{N}_2 \cos(\phi_2)}{\tilde{N}_1 \cos(\phi_1) + \tilde{N}_2 \cos(\phi_2)} \end{aligned} \quad \text{Gl. 14}$$

Der einfallende Strahl liegt hierbei in Medium 1 und Medium 2 entspricht dem Substrat. \tilde{N}_1 und \tilde{N}_2 sind die komplexen Brechungsindizes für Medium 1 und 2. ϕ_1 ist der Einfallswinkel und steht über das Gesetz von Snellius in Verbindung mit ϕ_2 [137]:

$$\tilde{N}_1 \sin(\phi_1) = \tilde{N}_2 \sin(\phi_2) \quad \text{Gl. 15}$$

Für eine Schicht der Dicke d auf einem Substrat ergeben sich die totalen Reflexionskoeffizienten zu [137]:

$$\begin{aligned} R_p &= \frac{r_{12}^p + r_{23}^p \exp(-i2\beta)}{1 + r_{12}^p r_{23}^p \exp(-i2\beta)} \\ R_s &= \frac{r_{12}^s + r_{23}^s \exp(-i2\beta)}{1 + r_{12}^s r_{23}^s \exp(-i2\beta)} \end{aligned} \quad \text{Gl. 16}$$

mit

$$\beta = 2\pi \left(\frac{d}{\lambda} \right) \tilde{N}_2 \cos(\phi_2) \quad \text{Gl. 17}$$

Für Systeme mit mehr als einer Schicht auf einem Substrat existieren keine analytischen Ausdrücke für die totalen Reflexionskoeffizienten. Es ist aber möglich, die totalen Reflexionskoeffizienten über eine Streumatrix zu berechnen. Dieses Verfahren ist in [138] ausführlich beschrieben.

Die totalen Reflexionskoeffizienten wiederum stehen über die fundamentale Gleichung der Ellipsometrie in Zusammenhang mit den Ellipsometermessgrößen, den so genannten Ellipsometerwinkeln Ψ und Δ , die für jede Wellenlänge aufgenommen werden [137]:

$$\frac{R_p}{R_s} = \tan(\Psi) \cdot \exp(i\Delta) \quad \text{Gl. 18}$$

Hierbei beschreibt der Ellipsometerwinkel Δ die Änderung der Phasenverschiebung zwischen senkrecht und parallel einfallender Lichtwelle, die durch die Probe verursacht wird. Weiterhin wird durch $\tan(\Psi)$ die Veränderung der Amplituden der senkrecht und parallel einfallenden Lichtwelle beschrieben.

Da diese Gleichung nicht nach den gesuchten Größen (d , n , k) aufgelöst werden kann, muss zur Ergebnisinterpretation die Anpassung eines optischen Modells an die Messwerte durchgeführt werden.

5.6.2 Optische Modelle zur Auswertung der Ellipsometriedaten

Die Messgrößen des Ellipsometers sind die Winkel Ψ und Δ . Diese Winkel können im Allgemeinen nicht direkt in die zu messenden Größen wie Schichtdicke, Brechungsindex und Extinktionskoeffizient der zu untersuchenden Systeme umgerechnet werden.

Die Auswertung einer Messung erfolgt deshalb über ein optisches Modell. In diesem Modell wird für jede Schicht die Schichtdicke, der Brechungsindex sowie der Extinktionskoeffizient spezifiziert.

Für Isolatoren wie z. B. SiO_2 oder Si_3N_4 hat sich gezeigt, dass ein einfaches Cauchy-Modell die optischen Eigenschaften im sichtbaren Bereich ausreichend beschreibt. Da diese typischen Isolatoren in diesem Wellenlängenbereich das Licht nicht absorbieren, ist der Extinktionskoeffizient über den gesamten Bereich Null. Der Brechungsindex n wird in diesem Modell durch ein Polynom beschrieben [137]:

$$n = n_0 + \frac{n_1}{\lambda^2} + \frac{n_2}{\lambda^4} \quad \text{Gl. 19}$$

n_0 , n_1 , n_2 sind die Cauchy-Brechungsindex-Koeffizienten und λ die Wellenlänge.

Für den Fall, dass die Schicht im sichtbaren Spektrum schon schwach absorbiert, wie das z. B. für dünne Polysilizium-Schichten bekannt ist [139], kann dieses Modell erweitert werden, indem auch der Extinktionskoeffizient durch ein Polynom dargestellt wird:

$$k = k_0 + \frac{k_1}{\lambda^2} + \frac{k_2}{\lambda^4} \quad \text{Gl. 20}$$

k_0, k_1, k_2 sind die Cauchy-Extinktionskoeffizienten.

Es sei bemerkt, dass die Beschreibung von n und k im Cauchy-Modell eher ein empirischer Ansatz ist. Der Brechungsindex und der Extinktionskoeffizient müssen die Kramers-Kronig-Relationen erfüllen und sind daher nicht unabhängig. Die beiden Funktionen aus Gl. 19 und Gl. 20 erfüllen diese Relation nicht [141].

Zur Beschreibung von Schichten mit Nano-Clustern wurden so genannte Mischschichten verwendet. Dabei wurde die Theorie eines Effektiven Mediums nach Bruggemann (EMA) verwendet [140]. Voraussetzung für die EMA-Anwendung ist die Kenntnis der optischen Konstanten für die zwei Materialien über den gesamten Wellenlängenbereich (z. B. Silizium und SiO_2 für Silizium-Nano-Cluster innerhalb einer SiO_2 -Matrix). Auf diese Weise lassen sich Mischschichten mit beliebigem Anteil des einen Stoffs im anderen modellieren:

$$0 = f_1 \frac{\tilde{N}_1^2 - \tilde{N}_{ema}^2}{\tilde{N}_1^2 - 2\tilde{N}_{ema}^2} + f_2 \frac{\tilde{N}_2^2 - \tilde{N}_{ema}^2}{\tilde{N}_2^2 + 2\tilde{N}_{ema}^2} \quad \text{Gl. 21}$$

f_1, f_2 sind die jeweiligen Anteile der beiden zu mischenden Materialien. $\tilde{N}_1, \tilde{N}_2, \tilde{N}_{ema}$ sind die komplexen Brechungsindizes für das Medium 1, Medium 2 sowie das resultierende effektive Medium. EMA-Modelle eignen sich außerdem dazu, Übergänge zwischen zwei Schichten oder Oberflächenrauigkeiten zu simulieren [142].

Für einige Materialien (Si, Ge, etc.) sind die optischen Konstanten bekannt und in einer Datenbank, die in dieser Arbeit verwendet wurde, abgelegt [143].

5.6.3 Das Ellipsometer SE 800

In dieser Arbeit ist das Spektrale Ellipsometer SE 800 der Firma Sentech Instruments verwendet worden. Das Messsystem ist in Abb. 27 dargestellt.

Der nutzbare Wellenlängenbereich dieses Ellipsometers liegt zwischen 350 und 850 nm und deckt damit neben dem sichtbaren auch noch einen kleinen Teil des UV- und IR-Spektrums des Lichts ab. Der Winkel, unter dem die Messungen stattfinden, ist in 5° -Schritten zwischen 45° und 75° einstellbar, so dass auch Mehrwinkelmessungen möglich sind. Wenn nicht anders beschrieben, finden die Messungen immer unter dem Winkel von 70° zur Normalen statt.

Die Größe des Messflecks ist über eine Irisblende variabel einstellbar. Dadurch kann der Messfleck auf Größen von wenigen Quadratmillimetern bis zu ca. einem Quadratzentimeter eingestellt werden. Weiterhin besteht die Option, so genannte Mikrosports zu verwenden, damit kann der Messfleck auf $50 \times 50 \mu\text{m}^2$ fokussiert werden und es besteht damit die Möglichkeit, auch auf strukturierten Wafern zu messen.




Abb. 27 Spektrales Ellipsometer SE 800 am IHW innerhalb einer staubreduzierten Umgebung

Der Probenhalter ist über einen Joystick positionierbar, so dass jeder Punkt auf einem 6 Zoll Wafer vermessen werden kann. Diese Bewegung kann auch von der Software „Wafer Mapping“ von der Firma Sentech Instruments GmbH aus gesteuert werden, so dass die Möglichkeit eines automatischen Mappings gegeben ist.

Die Auswertung der Spektren erfolgt mit der Regressionssoftware Advfit Version 22 von der Firma Sentech Instruments, bei der eine umfassende Datenbank für optischen Konstanten verschiedener Materialien enthalten ist.

Diese Software bietet die Möglichkeit, komplexe optische Mehrschichtmodelle zu erstellen. Dazu werden die einzelnen Schichten nacheinander aus einer der Software integrierten Datenbank aufgerufen und zu einem Modell hinzugefügt. In diesen Modellen können einzelne Parameter wie z. B. die Schichtdicke oder Konstanten in Funktionen, die die optischen Eigenschaften der Schicht bestimmen, zur Variation freigegeben werden. Diese Parameter werden in einem Variationsverfahren solange verändert, bis eine optimale Anpassung des optischen Modells an die Messwerte erfolgt ist. Als Optimierungsfunktion dient dabei der

Mittlere Quadratische Fehler (MSE - mean square error), der als Maß für die Abweichung zwischen Experiment und Modell gilt:

$$MSE = \frac{1}{P} \sqrt{\sum_{i=1}^P \left[(\Psi_i^{exp} - \Psi_i^{calc})^2 + (\Delta_i^{exp} - \Delta_i^{calc})^2 \right]} \quad \text{Gl. 22}$$

Die Indizes an den Ellipsometerwinkeln Δ , Ψ kennzeichnen jeweils die Messwerte (exp) und die aus dem Modell berechneten Werte (calc). P ist die Anzahl der gemessenen Punkte.

Für einen MSE von 0° wäre eine exakte Übereinstimmung zwischen Experiment und der Theorie gegeben. Dies ist eine theoretische Überlegung und in der Realität nicht erreichbar. Als Richtwert sei hier angegeben, dass für dünne SiO_2 -Schichten auf Silizium ein MSE-Wert deutlich unter $0,2^\circ$ erreicht werden kann. Eine Messung mit dem Spektralen Ellipsometer im Vergleich mit dem optischen Modell für eine 80 nm dicke SiO_2 -Schicht auf Silizium ist in Abb. 28 dargestellt. Es sind keine signifikanten Abweichungen zwischen der Messung und dem optischen Modell zu erkennen. Der MSE-Wert beträgt für diese Messung $0,18^\circ$.




Abb. 28 Darstellung einer Ellipsometer-Messung und Auswertung einer 80 nm dicken SiO_2 -Schicht auf Silizium, MSE = 0,18. Es ist deutlich zu erkennen, dass es über dem gesamten Wellenlängenbereich keine signifikanten Abweichungen zwischen Messung und Modell gibt.

5.7 Charakterisierung der Nano-Cluster mit Rasterkraftmikroskopie

Die Rasterkraftmikroskopie ist geeignet, Oberflächen im Nanometermaßstab abzutasten und graphisch darzustellen und wurde deswegen zur Charakterisierung von Nano-Clustern direkt nach der Abscheidung eingesetzt.

5.7.1 Funktionsweise des Rasterkraftmikroskops (AFM)

Grundlage für die Rasterkraftmikroskopie ist der funktionale Zusammenhang der Kraft zwischen der Oberfläche einer Probe und einer Messspitze, dargestellt in Abb. 29. Für große Abstände verschwindet diese Kraft. Bei der Annäherung an die Oberfläche überwiegt zuerst eine attraktive Kraft (z. B. van der Waals-Kräfte), wird der Abstand weiter verringert, kehrt sich die Kraft um und wird stark repulsiv (zunehmende Überlappung der Elektronenwolken, Pauli-Prinzip).




Abb. 29 Kraft-Abstandsbeziehung zwischen einer Oberfläche und einer AFM-Messspitze: unter einem minimalen Abstand ist die Kraft stark repulsiv (Kontakt-Modus), während oberhalb dieses Abstandes eine attraktive Kraft wirkt (Non-Kontakt-Modus).

Das Messprinzip der Rasterkraftmikroskopie beruht darauf, dass mit einer sehr feinen Spitze z. B. aus Silizium die Oberfläche abgetastet wird. Es werden dabei zwei Messmodi unterschieden: der so genannte Kontakt-Modus, der im Bereich der repulsiven Kraft arbeitet sowie der Non-Kontakt-Modus, der im Bereich der attraktiven Kraft arbeitet.

Im Folgenden wird der Betrieb des AFM im Kontakt-Modus näher beschrieben, da in dieser Arbeit ausschließlich in diesem Bereich gemessen wurde.

Die zur AFM-Messung benötigte Spitze befindet sich an der Unterseite eines Biegebalkens (Cantilever). Auf die Oberseite des Cantilevers wird ein Laserstrahl fokussiert, der über einen Umlenkspiegel auf ein Diodenfeld geführt wird. Dieses Diodenfeld besteht aus einem oberen und einem unterem Bereich und liefert durch unterschiedliche Positionen des Laserstrahls eine Differenzspannung, welche vom Messgerät in eine Kraft auf die Messspitze umgerechnet wird. Eine schematische Darstellung des Messaufbaus ist in Abb. 30 gegeben.

Vor Beginn der ersten Messung wird die Position des Laserstrahl so justiert, dass die Spannungsdifferenz des Diodenfeldes Null ergibt. Die Messspitze ist dabei weit von der Oberfläche entfernt, so dass keine Kraft von der Oberfläche auf die Spitze wirkt. Nach der Justage wird die Messspitze an die Probe angenähert und mit einer definierten Kraft gegen die

Oberfläche gedrückt. Diese Kraft stellt die eigentliche Regelgröße dar. Während der Messung wird die Messspitze über die Oberfläche bewegt. In der Realität ist die Oberfläche nicht glatt, sondern besitzt eine gewisse Topologie. Entfernt sich die Oberfläche von der Probe (Vertiefung), lässt die Kraft auf die Messspitze nach. Über einen piezoelektrischen Scanner wird die Spitze daraufhin nach unten gefahren, bis die Kraft auf die Messspitze wieder dem Sollwert entspricht. Stößt die Messspitze hingegen auf eine Erhöhung, nimmt die Kraft auf die Messspitze zu und der piezoelektrische Scanner entfernt die Spitze von der Oberfläche bis die Kraft auf die Messspitze wieder dem Sollwert entspricht. Das Spannungssignal des piezoelektrischen Scanners ist proportional zur Oberfläche und wird über eine Software in die Oberflächentopographie der Probe umgesetzt.




Abb. 30 Schematische Darstellung des AFM-Messaufbaus - Die Spitze wird mit einer definierten Kraft auf die Oberfläche gedrückt. Dadurch wird die Position des Laserstrahls auf dem Diodenarray verändert und erzeugt dort ein zur Kraft auf die Spitze proportionales Spannungssignal. Der PZT scanner hat die Aufgabe, die Höhe so zu variieren, dass die Kraft während der Messung immer dem eingestellten Sollwert entspricht [144].

Das 2D-Bild einer AFM-Messung besteht aus mehreren Line-Scans. In einem Line-Scan, wie er exemplarisch in Abb. 31 dargestellt ist, wird über eine bestimmte Strecke ein Höhenprofil aufgezeichnet. Ein 2D-Profil (Abb. 32) entsteht erst dann, wenn mehrere Line-Scans hintereinander durchgeführt und zusammengesetzt werden. Normalerweise werden für ein 2D-Profil 256 Line-Scans hintereinander durchgeführt.




Abb. 31 AFM-Messung: Line-Scan - 1D-Höhenprofil einer Probe




Abb. 32 AFM-Messung: 2D-Höhenprofil aus 256 Line-Scans zusammengesetzt

5.7.2 Das Rasterkraftmikroskop Autoprobe M5

In dieser Arbeit wurde das Rasterkraftmikroskop Autoprobe M5 der Firma Park Scientific benutzt (Abb. 33).

Um äußere Störungen zu minimieren, ist das Mikroskop mit einer pneumatisch arbeitenden passiven sowie einer aktiv geregelten Dämpfung ausgerüstet und steht unter einer

schallabsorbierenden Hülle. Der Probenhalter ist für Proben bis zu einem Durchmesser von 200 mm ausgelegt, wobei die Probe über eine Vakuumpumpe an den Halter angesaugt wird. Die Annäherung der Messspitze an die Probe sowie die Justage des Lasers können mit Hilfe eines optischen Mikroskops, dessen Bild über eine Kamera auf einem Monitor dargestellt wird, überwacht werden.

Der Messbereich auf der Probe ist variabel einstellbar und kann bis zu $100 \times 100 \mu\text{m}^2$ betragen. Für die Messungen wurden AFM-Spitzen aus Silizium verwendet, deren Spitzenradius mit 10 nm spezifiziert ist. Die Kraft, mit der die Spitze gegen die Probenoberfläche gedrückt wird, kann zwischen 0 - 20 nN eingestellt werden. Damit konnten laterale Auflösungen von >10 nm erreicht werden. In der Höhe (vertikal) liefert das AFM eine deutlich bessere Auflösung als lateral. Bei geeigneter Wahl der Kraft, der Scangeschwindigkeit sowie des Scanbereiches können atomare Stufen von 0,3 nm Höhe aufgelöst werden. Der Rauschlevel bei diesem Gerät liegt unter optimalen Bedingungen bei 0,2 nm.




Abb. 33 Darstellung des verwendeten Rasterkraftmikroskops Autoprobe M5 am IHW

5.8 Elektrische Charakterisierung mittels C(U)- und I(U)-Techniken

Am Anfang von Kapitel 5 wurde die Herstellung von MOS-Kondensatoren mit Nano-Clustern beschrieben. Diese MOS-Kondensatoren wurden hinsichtlich ihres Speicherverhaltens und des Stromtransports mittels Kapazitäts-/Spannungsmessungen (C(U)) und Strom-/Spannungsmessungen (I(U)) untersucht. Die Theorie zum MOS-Kondensator, die Messmethoden und die verwendeten Messplätze werden im Folgenden näher beschrieben und dargestellt.

5.8.1 Die ideale MOS-Struktur

Der ideale MOS-Kondensator (ohne Nano-Cluster) stellt ein Dreischichtsystem aus einer Metall-Elektrode, Siliziumdioxid als Isolator und Silizium als Halbleiter dar (engl. Metal-oxide-semiconductor). Anstatt des Metalls wird häufig auch hochdotiertes Polysilizium verwendet. Anhand des Banddiagramms in Abb. 34 werden die wichtigsten Merkmale des idealen MOS-Kondensators auf einem n-Substrat und die Auswirkung auf eine $C(U)$ -Messung verdeutlicht. Eine Darstellung dieses Themas, die über den Rahmen dieses Abschnitts hinausgeht, findet sich z. B. bei [145], [146].

In Abb. 34 ist der ideale Flachbandfall für einen MOS-Kondensator auf n-Silizium dargestellt. Der ideale Fall beinhaltet, dass keine Austrittsarbeitsdifferenz zwischen dem Metall (ϕ_m) und dem Halbleiter (ϕ_h) besteht. Weiterhin gibt es keine elektrischen Ladungen im SiO_2 oder an der Grenzfläche Si/SiO_2 und damit auch keine elektrischen Felder. Dieser Sachverhalt wird im Diagramm durch horizontale Energiebänder im Bandschema verdeutlicht. Das ganze System befindet sich ferner im thermodynamischen Gleichgewicht. Aus diesem Grund ist das Fermi-Niveau im Metall E_{fm} und im Halbleiter E_{fh} auf der gleichen energetischen Position. χ_h bezeichnet die Elektronenaffinität im Halbleiter. E_c , E_v und E_i beschreiben die Energie des Leitungsbandes, Valenzbandes sowie des intrinsischen Niveaus. $q\psi_b$ ist die Energiedifferenz zwischen dem intrinsischen Niveau und dem Fermi-Niveau im Halbleiter. q ist die Elementarladung.




Abb. 34 Banddiagramm eines idealen MOS-Kondensators ohne Austrittsarbeitsdifferenz zwischen Metall und Halbleiter und ohne Ladungen im Isolator

Das Banddiagramm eines MOS-Kondensator kann durch das Anlegen einer äußeren Spannung stark verändert werden. Liegt eine positive Spannung am Metall vor, sammeln sich Majoritätsladungsträger (Elektronen für den n-Halbleiter) an der Halbleiteroberfläche, dargestellt in Abb. 35 a). Dieser Sachverhalt wird Akkumulation genannt. Für kleine negative Spannungen werden die Elektronen von der Grenzfläche verdrängt und die positiven Donatoren kompensieren die Ladung im Metall, dargestellt in Abb. 35 b). Diese Situation wird Verarmung genannt. Durch weitere Erniedrigung der Spannung gelingt es, die Oberfläche zu invertieren, d. h., Minoritätsladungsträger (hier Löcher) sammeln sich an der Oberfläche (Abb. 35 c)).

Eine weitere wichtige Größe ist das Oberflächenpotenzial Ψ_s , das sich wie folgt definiert:

$$\Psi_s = \frac{1}{q} [E_i(x \rightarrow \infty) - E_i(x = 0)] \quad \text{Gl. 23}$$

Für die Ladung in der Verarmungszone Q_v gilt nach der Verarmungsnäherung:

$$Q_v = q N_d W = \sqrt{2\epsilon_h q N_d |\Psi_s|} \quad \text{Gl. 24}$$

Hierbei bezeichnet ϵ_h die Dielektrizitätskonstante des Halbleiters Silizium, N_d die Dotierung des Siliziumsubstrats sowie W die Weite der Raumladungszone im Halbleiter.




Abb. 35 Banddiagramm eines n-Halbleiters in a) Akkumulation, b) Verarmung, c) Inversion

Die gesamte Ladung im Halbleiter Q_h setzt sich aus der Inversionsladung Q_{inv} und der Verarmungsladung Q_v in der Raumladungszone (RLZ) zusammen. Aus diesem Grund kann die Inversionsladung als folgende Differenz geschrieben werden:

$$Q_{inv} = Q_h - Q_v \quad \text{Gl. 25}$$

Wird weiterhin berücksichtigt, dass die Spannung U_{ges} , die über den MOS-Kondensator abfällt, sich in zwei Teile $U_{ox} = -Q_h/C_i$ und Ψ_s untergliedert, so kann die Inversionsladung wie folgt beschrieben werden:

$$Q_{inv} = -C_i (U_{ges} - \Psi_s - \gamma \sqrt{\Psi_s}) \quad \text{Gl. 26}$$

$$\text{mit } U_{ges} = U_{ox} + \Psi_s \quad \text{Gl. 27}$$

$$\gamma = -\frac{\sqrt{2\varepsilon_h q N_d}}{C_i} \quad \text{Gl. 28}$$

γ bezeichnet den Substratsteuerfaktor.

Für den Fall, dass ψ_s größer ist als $2\Psi_f$, wird von starker Inversion gesprochen. Für die Inversionsladung gilt dann:

$$Q_{inv} = -C_i (U_{ges} - 2\Psi_f - \gamma \sqrt{2\Psi_f}) = -C_i (U_{ges} - U_{th}) \quad \text{Gl. 29}$$

U_{th} wird Schwellspannung genannt und charakterisiert beim MOSFET das Vorhandensein eines leitenden Inversionskanals zwischen Source und Drain.

5.8.2 Der reale MOS-Kondensator

Bisher beschränkten sich die Betrachtungen auf einen idealen MOS-Kondensator, in der ohne äußere Spannung der Flachbandfall ($\Psi_s = 0$) vorliegt. In der Realität sind aber deutliche Abweichungen vom Idealfall zu erwarten. Normalerweise existiert eine Austrittsarbeitsdifferenz zwischen dem Metall und dem Halbleiter ϕ_{mh} . Des Weiteren findet man an der Grenzfläche zwischen Silizium und SiO_2 Zustände in der Bandlücke. Es handelt sich hierbei um unvermeidliche Defekte (Traps), die an der Grenzfläche Halbleiter/Isolator entstehen. Diese Traps können donatorartige oder akzeptorartige Zustände sein. Die Gesamtladung der Grenzfläche Q_{it} ist abhängig von dem jeweiligen Wert des Oberflächenpotenzials. Die Austrittsarbeitsdifferenz sowie die Ladungen an der Grenzfläche ändern die Flachbandspannung wie folgt:

$$U_{fb} = \phi_{mh} - \frac{Q_{it}(\Psi_s = 0)}{C_i} \quad \text{Gl. 30}$$

Zusätzlich können sich mobile oder ortsfeste Ladungen im Isolator befinden. Bei den mobilen Ladungen handelt es sich meist um Alkaliionen (Na^+ , K^+ , etc.), die unerwünschterweise als Verunreinigungen in den Isolator gelangt sind. Die ortsfesten Ladungen entstehen durch Defekte im Isolator, so genannte Dangling Bonds (offene Bindungen). Die Auswirkungen dieser Ladungen auf die Flachbandspannung hängt stark von ihrer Position im Isolator ab. Der quantitative Einfluss auf die Flachbandspannung ist in Gl. 31 dargestellt.

$$\Delta U_{fb} = -\frac{Q_{iso}}{C_i} = -\frac{1}{C_i} \left[\frac{1}{d} \int_0^d dx (x \rho_{iso}) \right] \quad \text{Gl. 31}$$

Hierbei ist d die Dicke des Isolators und ρ_{iso} die Ladungsdichte im Isolator. Damit ergibt sich für die gesamte Flachbandspannung einer realen MOS-Diode:

$$U_{fb} = \phi_{mh} - \frac{Q_{it}(\Psi_s = 0)}{C_i} - \frac{Q_{iso}}{C_i} \quad \text{Gl. 32}$$

Zu einer weiteren Verschiebung der Flachbandspannung in einem MOS-Kondensator kann es kommen, wenn an einer bestimmten Stelle im Isolator Zustände erzeugt werden, die be- und entladen werden können (siehe dazu auch Kapitel 2 und 3). Solche Zustände kommen z. B. durch das Vorhandensein eines Floating-Gates oder von Nano-Clustern hinzu, wodurch sich die Gleichung für die Flachbandspannung noch um einen Term vergrößert:

$$U_{fb} = \underbrace{\phi_{ms} - \frac{Q_{it}(\Psi_s = 0)}{C_i} - \frac{Q_{iso}}{C_i}}_{\text{durch Prozess vorgegeben}} + \underbrace{\Delta U_{\text{Speicher}}}_{\text{von außen veränderbar (Nano-Cluster oder Floating-Gate)}} \quad \text{Gl. 33}$$

Während der erste Teil der Gl. 33 durch die Wahl der Materialien und die Prozessführung festgelegt ist, kann der letzte Teil ($\Delta U_{\text{Speicher}}$) von außen verändert werden, d. h., das Floating-Gate oder die Nano-Cluster können durch äußere elektrische Spannungen in ihrem Ladungszustand verändert werden. Ein schematisches Banddiagramm eines realen MOS-Kondensators mit Speicherzuständen ist in Abb. 36 dargestellt.




Abb. 36 Schematisches Banddiagramm einer realen MOS-Struktur mit Zuständen zur Ladungsspeicherung

Wie bereits in den Kapiteln 2 und 3 angeführt, wird die Informationsspeicherung in einem nicht-flüchtigen Speicher über die Verschiebung der Schwellspannung U_{th} durchgeführt. Die Schwellspannung ist bei einem MOS-Kondensator mit Nano-Clustern, wie sie in dieser Arbeit untersucht wird, jedoch nicht einfach mit einer $C(U)$ -Messung zu ermitteln. Einfacher zugänglich ist die Messung der Flachbandspannung. Da die Flachbandspannung U_{fb} einer

Probe aber nur über eine Konstante mit der Schwellspannung zusammenhängt, wird in dieser Arbeit das Speicherverhalten der MOS-Kapazitäten mit Nano-Clustern über die Verschiebung der Flachbandspannung dargestellt:

$$\Delta U_{th} = \Delta U_{fb} \quad \text{Gl. 34}$$

5.8.3 C(U)-Messung an einer MOS-Struktur

Bei einer C(U)-Messung wird die Kleinsignalkapazität bei einer bestimmten Biasspannung U und einer bestimmten Frequenz f analysiert. Durch die C(U)-Messung können Informationen über die Schichtdicke, den Ladungszustand, die Dielektrizitätskonstante sowie die Beschaffenheit der Grenzfläche Halbleiter/Isolator gewonnen werden.

Aufgrund der Tatsache, dass bei einem MOS-Kondensator die Ladungsänderung dQ im Halbleiter bei einer Spannungsänderung dU nicht direkt an der Grenzfläche, sondern je nach Biasspannung zum Teil im Halbleiterinneren lokalisiert ist, hängt die gemessene Kapazität stark vom jeweiligen Arbeitspunkt ab. Das Ersatzschaltbild in Abb. 37 beschreibt die MOS-Kapazität in allen Arbeitsbereichen.




Abb. 37 Schematische Darstellung des Ersatzschaltbildes eines MOS-Kondensators bestehend aus der konstanten Kapazität des Isolators C_i (SiO_2) sowie den spannungs- und frequenzabhängigen Anteilen für Löcher C_p , Elektronen C_n , Raumladungszonenladung C_b und Grenzflächenladung C_{it} [151]

Hierin beschreibt C_i die konstante Kapazität des Isolators SiO_2 . Wohingegen die restlichen Kapazitäten C_h , C_n , C_b und C_{it} der Löcher, Elektronen, Raumladungszone und Grenzflächenzustände sowohl spannungs- als auch frequenzabhängig sind. In der Messpraxis reduziert sich dieses Ersatzschaltbild oft, da einige Kapazitäten gegenüber anderen vernachlässigbar sind.

Im Folgenden werden die einzelnen Näherungen für ein n-dotiertes Substrat beschrieben. In Akkumulation ist die Kapazität der Elektronen wesentlich größer als alle anderen Kapazitäten und schließt C_p , C_b und C_{it} somit kurz, so dass vom Ersatzschaltbild nur die Oxidkapazität übrig bleibt (Abb. 38 a)).

Wenn eine kleine negative Spannung am MOS-Kondensator anliegt, befindet sich der Halbleiter in Verarmung und neben C_i tragen auch noch C_b und C_{it} signifikant zum Ersatzschaltbild bei (Abb. 38 b)). Im Fall der Inversion ist zu unterscheiden, ob die Messfrequenz so gewählt ist, dass die Inversionsschicht dem Messsignal folgt oder ob die Spannung so schnell variiert, dass die Inversionsschicht nicht schnell genug auf- und abgebaut werden kann. Ist es der Inversionsschicht möglich, dem Signal zu folgen, dann reduziert sich das Ersatzschaltbild wie in Akkumulation auf die Oxidkapazität (Abb. 38c)). Ist die Inversionsschicht zu träge, dann ist der Oxidkapazität noch die Raumladungszonenkapazität in Reihe geschaltet (Abb. 38d)).




Abb. 38 Darstellung des reduzierten Ersatzschaltbildes in a) Akkumulation b) Verarmung c) Inversion (niedrige Messfrequenz) d) Inversion (hohe Messfrequenz) [151]




Abb. 39 Darstellung einer $C(U)$ -Messung an einer MOS-Struktur über der Biasspannung. Die Unterschiede bei niedriger (C_{nf}), hoher (C_{hf}) Messfrequenz sowie sehr schneller Biasänderung (C_{dd}) wurden herausgestellt.

Eine $C(U)$ -Messung an einem idealen MOS-Kondensator auf einem n-Substrat ist in Abb. 39 dargestellt. Es ist deutlich der Unterschied zwischen der niederfrequenten (C_{nf}) und hochfrequenten (C_{hf}) Messung für den Bereich der Inversion zu erkennen. Darüber hinaus ist eine dritte Kurve (C_{dd}) zu sehen, die deutlich unter der Hochfrequenzmessung liegt. Bei dieser Kurve handelt es sich um eine Messkurve, bei der sich der Halbleiter in tiefer Verarmung

befindet. In diesem Fall kann die Inversionsschicht außer dem Hochfrequenzsignal auch der Biasspannung nicht folgen, so dass die Inversionsschicht nicht ausreichend schnell aufgebaut werden kann, um die Ladungen auf dem Gate zu kompensieren. Es muss sich deswegen die Raumladungszone immer weiter ausdehnen und somit nimmt die gesamte Kapazität weiter ab.

Aus der Messung der Akkumulationskapazität (C_{Akk}) kann die Schichtdicke bestimmt werden:

$$d = \frac{\epsilon_i A}{C_{Akk}} \quad \text{Gl. 35}$$

Dabei müssen die Dielektrizitätskonstante (ϵ_i) des Isolators und die Fläche (A) des MOS-Kondensators bekannt sein.

Deutliche Abweichungen in der C(U)-Messung entstehen, wenn an einem realen MOS-Kondensator mit Speicherzuständen gemessen wird. Ausgangspunkt ist die 1. Kurve in Abb. 40. Die Flachbandspannung liegt nicht mehr bei 0 V, sondern ist aufgrund von Austrittsarbeitdifferenzen und Ladungen im Isolator hier beispielhaft negativ gewählt (die Flachbandspannung befindet sich im 1. Fall in Abb. 40 bei -1 V). Außerdem entsteht durch Grenzflächenzustände ein Offset zwischen C_{hf} und C_{nf} . Dieser Unterschied kann zur Bestimmung der Grenzflächenzustandsdichte herangezogen werden:

$$D_{it} = \frac{C_i}{q} \left(\frac{\frac{C_{nf}}{C_i}}{1 - \frac{C_{nf}}{C_i}} - \frac{\frac{C_{hf}}{C_i}}{1 - \frac{C_{hf}}{C_i}} \right) \quad \text{Gl. 36}$$

Sind in dem MOS-Kondensator auch noch umladbare Zustände vorhanden, die zwischen den C(U)-Messungen umgeladen werden können, kann die Messkurve im Falle der Beladung mit Elektronen zu positiven Spannungen (2. Kurve - Flachbandspannung befindet sich bei 1 V - Abb. 40) bzw. bei Beladung mit Löchern zu negativen Spannungen (3. Kurve - Flachbandspannung befindet sich bei -3 V - Abb. 40) verschoben werden.




Abb. 40 **C(U)-Messung an einem realen MOS-Kondensator: C_{hf} und C_{nf} spalten aufgrund von Grenzflächenzuständen auf. Die Flachbandspannung ist durch Ladungen im Isolator und Austrittsarbeitdifferenzen ungleich 0 V (1.). Besitzt der MOS-Kondensator außerdem noch umladbare Zustände, die zwischen den Messungen umgeladen wurden, so verschiebt sich die gesamte Flachbandspannung bei Beladung dieser Zustände mit Elektronen zu Punkt 2. bzw. bei Beladung mit Löchern zu Punkt 3.**

5.8.4 I(U)-Messung an einer MOS-Struktur

Über die Gleichstrom-Charakteristik lassen sich weitere wichtige Informationen über den Isolator gewinnen. Da ideale Isolatoren in der Realität nicht vorkommen, wird im Allgemeinen immer ein wenn auch kleiner Leckstrom durch den Isolator fließen. Diese Analyse des Leckstroms, auch I(U)-Charakteristik genannt, liefert Aufschluss über den Transportmechanismus durch den Isolator und somit auch Erkenntnisse über die innere Struktur des Isolators wie z. B. Zustandsdichten von Haftstellen sowie die Beschaffenheit von Grenzflächen. Außerdem kann mit der I(U)-Messung die elektrische Belastbarkeit des Isolators bestimmt werden, indem Strom- oder Spannungsstress auf den Isolator ausgeübt wird und danach die veränderten Eigenschaften des Isolators bestimmt werden.

In einem Isolator sind zwei Ladungsträgerarten für den Stromtransport verantwortlich: Elektronen und Löcher. Bei dem heutigen Stand der Fertigungstechnik in der Halbleitertechnologie kann bei sorgfältiger Prozessierung der Proben ein signifikanter Beitrag der geladenen Ionen zum Stromtransport im Isolator ausgeschlossen werden.

Für Elektronen und Löcher sind eine Reihe von Transportmechanismen durch einen Isolator identifiziert worden. Überschreiten die Isolatoren eine Dicke von 5 nm, sind die maßgeblichen Transportmechanismen das Fowler-Nordheim-Tunneln, die Poole-Frenkel-Emission sowie die Schottky-Emission.

Für den Fall der Poole-Frenkel-Emission, bei der Elektronen aus besetzten Trap-Niveaus emittiert werden, stellt der Isolator selbst die Begrenzung dar. Es wird hier von einem bulkbegrenzten Fall gesprochen. Im Gegensatz dazu ist bei der Schottky-Emission und beim Fowler-Nordheim-Tunneln die emittierende Elektrode die Begrenzung für den Stromtransport. Im Falle der Schottky-Emission werden Elektronen über eine Barriere gehoben und gelangen so in das Leitungsband des Isolators. Wohingegen beim Fowler-Nordheim-Mechanismus ein Teil des Isolators durch einen quantenmechanisch erklärbareren Tunnelvorgang überwunden wird und so die Elektronen in das Leitungsband des Isolators gelangen. Zur Veranschaulichung sind diese drei Tunnelmechanismen zusammen mit dem direkten Tunneln in Abb. 41 dargestellt.




Abb. 41 Schematische Darstellung der Stromtransportmechanismen

Die Abhängigkeit dieser drei Stromtransportmechanismen vom elektrischen Feld (E) und der Temperatur (T) zeigen die Gl. 37 - 39:

Fowler-Nordheim-Tunneln [152]:

$$J_{FN}(E, T) \sim E^2 \exp\left(\frac{-2(4\pi\sqrt{2m^*q}\phi_B^{3/2})}{3hE}\right) \quad \text{Gl. 37}$$

m^* ist die effektive Masse, q die Elementarladung, h die Planck-Konstante und ϕ_B die Barrierenhöhe zwischen emittierender Elektrode und Isolator. Um das Fowler-Nordheim-Tunneln zu identifizieren, wird meist $\ln(J/E^2)$ über $1/E$ aufgetragen. Bereiche, in denen das Fowler-Nordheim-Tunneln überwiegt, erscheinen als Geraden.

Poole-Frenkel-Emission [152]:

$$J_{PF}(E, T) \sim E \exp \left(\frac{-q \left(\phi_B - \sqrt{\frac{qE}{\pi \epsilon_1}} \right)}{k_b T} \right) \quad \text{Gl. 38}$$

ϕ_B ist die Barrierenhöhe zwischen Trapniveau und Leitungsband des Isolators, k_b die Boltzmann-Konstante und ϵ_1 die Dielektrizitätskonstante des Isolators. Um den Poole-Frenkel-Transport zu identifizieren, wird meist $\ln(J/E)$ über \sqrt{E} aufgetragen. Bereiche, in denen der Poole-Frenkel-Transport überwiegt, erscheinen dann als Geraden.

Schottky- oder thermionische Emission [152]:

$$J_S(E, T) \sim T^2 \exp \left(\frac{-q \left(\phi_B - \sqrt{\frac{qE}{4\pi \epsilon_1}} \right)}{k_b T} \right) \quad \text{Gl. 39}$$

ϕ_B ist die Barrierenhöhe zwischen emittierender Elektrode und Isolator. Um die Schottky-Emission zu identifizieren, wird meist $\ln(J)$ über \sqrt{E} aufgetragen. Bereiche, in denen die Schottky-Emission überwiegt, erscheinen in diesem Fall als Geraden.

In der Realität kommen meist mehrere Transportmechanismen gleichzeitig vor. Häufig ist es nur dann möglich, den Stromtransport eindeutig zu identifizieren, wenn ein Mechanismus stark dominiert.

In dem Fall, dass Isolatoren deutlich dünner als 5 nm sind, kann der gesamte Isolator von den Elektronen durchtunnelt werden (Abb. 41). Es wird dann vom direkten Tunneln gesprochen, welches wie folgt beschrieben werden kann [153]:

$$J_D(E, T) \sim \frac{E^2}{\phi_B} \exp \left(\frac{-\frac{8\pi \sqrt{2m^*} \phi_B^3}{3qh} \left[1 - \left(1 - \frac{qV}{\phi_B} \right)^{1,5} \right]}{E} \right) \quad \text{Gl. 40}$$

Neben den Stromtransportmechanismen kann durch I(U)-Messungen auch noch die maximale Belastung von Isolatoren ermittelt werden, d. h., bei welcher Spannungsbelastung bzw. Strombelastung der Isolator irreversibel zerstört wird. Dabei werden Strom- bzw. Spannungsrampen solange erhöht, bis es zur Zerstörung des Isolators kommt.

5.9 Die eingesetzte elektrische Messtechnik

Im Rahmen von mehreren Arbeiten am IHW wurde umfassende C(U)- und I(U)-Messtechnik aufgebaut bzw. erweitert [147], [148], [149]. Dabei besteht ein Messplatz (Abb. 42) immer aus einem Probenhalter mit Messnadeln zur elektrischen Kontaktierung der Probe, der durch eine Abschirmbox vor äußeren Störungen geschützt ist. Zur Justage der Messnadeln ist jeder Messplatz mit einem Mikroskop ausgerüstet. Die Probe wird während der Messung mit Hilfe einer Vakuumpumpe an den Probenhalter fixiert. Der Probenhalter kann bei Bedarf die Probe bis zu einer Temperatur von 250°C aufheizen. Die Messgeräte sind über abgeschirmte Kabel mit dem Probenhalter bzw. der Messnadel verbunden. In einigen Fällen können die Messgeräte mit Hilfe von am IHW entwickelter Software über einen PC gesteuert werden, so dass Messabläufe automatisiert werden können.

Für die C(U)-Messungen standen folgende Messgeräte zur Verfügung:

Keithley Package 82 - Messfrequenzen: quasistatisch, 100 kHz und 1 Mhz

HP 4284A - Messfrequenzen: 20 Hz - 1 MHz

HP 4294A - Messfrequenzen: 40 Hz - 110 MHz

Für die I(U)-Messungen standen folgende Messgeräte zur Verfügung:

Keithley 617 - Elektrometer

Keithley 236 - SMU

HP 4156A - Parameteranalyser




Abb. 42 Schematischer Messaufbau für C(U)- und I(U)-Messungen

5.10 Weitere Messmethoden

Neben der Spektralen Ellipsometrie, der Rasterkraftmikroskopie sowie der elektrischen Messtechnik wurden noch weitere Analyseverfahren eingesetzt. Diese Verfahren dienen hauptsächlich der strukturellen Charakterisierung und stellen einen Randbereich dieser Arbeit dar. Deshalb werden sie an dieser Stelle nur aufgezählt und nicht näher beschrieben.

In dieser Arbeit wurden an ausgewählten Schichten Elementanalysen durchgeführt. Die dafür eingesetzten Methoden waren Auger Elektronen Spektroskopie (AES), Röntgen Photoelektronen Spektroskopie (XPS), zeitaufgelöste Sekundärionenmassenspektroskopie (TOF-SIMS). Weitere Untersuchungen zur Struktur einzelner Schichten wurden mit Transmissionselektronen-Mikroskopie (TEM) und Reflection-high Energy Electron Diffraction (RHEED) durchgeführt. Eine detaillierte Beschreibung dieser Messverfahren zur strukturellen Charakterisierung ist z. B. bei [150] und für die elektrische Charakterisierung z. B. bei [151] zu finden.

6 Experimentelle Ergebnisse und deren Diskussion

In diesem Kapitel werden die experimentellen Ergebnisse dargestellt und diskutiert. Dabei wird zuerst auf die Charakterisierung der Isolatoren sowie die Abscheidung der Nano-Cluster eingegangen. Daraufhin wird untersucht, inwieweit die zerstörungsfreie Charakterisierung von Isolatoren mit Nano-Clustern mittels Spektraler Ellipsometrie möglich ist. Abschließend werden die elektrischen Eigenschaften von MOS-Strukturen mit Nano-Clustern mittels C(U)- und I(U)-Techniken beschrieben. Die elektrischen Messungen finden, wenn nichts anderes erwähnt ist, an quadratischen Pad-Strukturen mit einer Kantenlänge von $250\ \mu\text{m}$ statt. Das entspricht einer Gatefläche von $6,25 \times 10^{-4}\ \text{cm}^2$.

Außerdem liegt die Messfrequenz für die HF-C(U)-Messung bei 100 kHz und die NF-C(U)-Messung wird quasistatisch durchgeführt.

6.1 Charakterisierung des Tunnel-Isolators

Für den Fall, dass die Nano-Cluster mittels eines Abscheideprozesses hergestellt werden, wird zuerst der Tunnel-Isolator erzeugt, auf dem anschließend die Nano-Cluster abgeschieden werden. Im Rahmen dieser Arbeit wird der Tunnel-Isolator durch die thermische Oxidation von Siliziumwafern in trockenem Sauerstoff hergestellt.

Die Schichtdicke des Tunnel-Isolators ist von entscheidender Bedeutung für den Nano-Cluster-Speicher, da über die Schichtdicke der Transportmechanismus bestimmt wird.

In Abb. 43 ist der Einfluss der Schichtdicke des Isolators (thermisches SiO_2) und der elektrischen Feldstärke, die im SiO_2 herrscht, auf den Transportmechanismus dargestellt. Wird eine Schichtdicke von 5 nm überschritten, sind direkte Tunnelvorgänge vernachlässigbar.




Abb. 43 Darstellung der verschiedenen Stromtransportmechanismen in Abhängigkeit der Dicke des Isolators (SiO_2) und der elektrischen Feldstärke [152]

Der vorherrschende Transportmechanismus ist dann das FN-Tunneln. Erst wenn eine Schichtdicke von 5 nm unterschritten wird, kann ein Beitrag des direkten Tunnelns zum Stromtransport erwartet werden.

Die thermische Oxidation der in dieser Arbeit hergestellten Proben fand bei 850°C statt. Als Substrat dienten dabei ausschließlich Siliziumwafer mit einer (100) Orientierung, die einen spezifischen Widerstand von 1 - 10 Ωcm besitzen. Nach der Oxidation wurde *in situ* ein Tempersschritt unter Stickstoffatmosphäre bei 1000°C durchgeführt, um die Qualität des Isolators zu steigern, d. h. die Grenzflächenzustandsdichte zu verringern und die elektrische Durchbruchfeldstärke zu erhöhen. Die Schichtdicke des Isolators wurde über die Oxidationszeit kontrolliert. Eine Oxidationszeit von sechs Minuten führte zu einer Schichtdicke von 5,5 nm. Diese Schichtdicke ermöglicht entsprechend Abb. 43 noch kein direktes Tunneln.




Abb. 44 **I(U)-Messung an einem n⁺-Poly-Si-MOS-Kondensator mit 5,5 nm dicker thermischer SiO₂-Schicht. Deutlich ist der exponentielle Anstieg des Tunnelstroms bei 3,5 V zu erkennen. Das entspricht einer Feldstärke von 6,5 MV/cm. (Messbedingungen: Spannungsrampe: aufsteigend, Padgröße: 6,25x10⁻⁴ cm², Integrationszeit: 0,8 s)**

Vielmehr ist der Stromtransport hier auf das Fowler-Nordheim-Tunneln beschränkt. Diese Theorie bestätigt sich deutlich in der Strommessung, die in Abb. 44 dargestellt ist. Ab einer Spannung von ca. 3,5 V setzt in Vorwärtsrichtung ein exponentiell steigender Tunnelstrom ein. Bei dieser Spannung herrscht eine Feldstärke von 6,5 MV/cm im Isolator.

Weiterhin wurde zu dieser Messung ein Fowler-Nordheim-Plot angefertigt, der in Abb. 45 dargestellt ist. Hieraus ist zu entnehmen, dass es sich beim Transportmechanismus um das FN-Tunneln handelt. Aus dieser Messung bestimmt sich die Barrierenhöhe zu 3,1 eV, falls für das Verhältnis von effektiver Elektronenmasse zur Elektronenruhemasse 0,42 angenommen wird. Die Messung oszilliert leicht um die lineare Anpassung nach der FN-Theorie. Bei den Oszillatoren könnte es sich um Resonanzeffekte beim Tunnelvorgang handeln.




Abb. 45 Fowler-Nordheim-Plot basierend auf der Strommessung aus Abb. 44 (Annahme: effektive Elektronenmasse/Elektronenruhemasse = 0,42, Berechnung: Barrierenhöhe = 3,1 eV)




Abb. 46 HF- und NF-C(U)-Messung an einem n⁺-Poly-Si-MOS-Kondensator mit einem 5,5 nm dicken thermischen SiO₂-Tunnel-Isolator. (Messbedingung: Padgröße: 1,7x10⁻⁴ cm², HF: 100 kHz, NF: quasistatisch, Spannungsrampe: abfallend, Integrationszeit: 0,1 s)

Die Qualität der Grenzfläche wurde mit Hilfe von C(U)-Messungen untersucht. In Abb. 46 ist die HF- und die NF-C(U)-Messung an einem MOS-Kondensator mit einem 5,5 nm dicken Isolator dargestellt. Hierbei liegt die NF-Kapazität deutlich über der HF-Kapazität und verläuft zudem leicht verkippt. Diese Verkippung sowie der Unterschied in der Akkumulationskapazität wird durch Leckströme hervorgerufen. Die HF- und NF-Kapazitäten liegen im Verarmungsbereich sehr eng beieinander. Damit wird eine akzeptable Grenzflächenzustandsdichte von ca. 2x10¹¹ eV⁻¹cm⁻² am Flachbandpunkt erreicht. Als Oxidkapazität wurde bei dieser Auswertung die HF-Kapazität in Akkumulation herangezogen (1,2x10⁻¹⁰ F).




Abb. 47 Ausschnitt aus einer HF-C(U)-Hysterese-Messung an einem n⁺-Poly-Si-MOS-Kondensator mit einem 5,5 nm dicken Tunnel-Isolator. Der Einschub zeigt die gesamte Messung zwischen -5 V und 5 V. (Messbedingung: Padgröße: $6,25 \times 10^{-4} \text{ cm}^{-2}$, HF-C(U): 100 kHz, Spannungsrampe: 1. ansteigend - 2. absteigend, Integrationszeit: 0,1 s)

Außerdem ist es für den Betrieb des Bauelements wichtig, dass in diesem Isolator keine große Anzahl an fixen Ladungen vorhanden sind, die betragsmäßig hohe Flachbandspannungen hervorrufen. In diesem Fall liegt die Flachbandspannung bei -0,1 V (Abb. 46). Der theoretische Wert für die Flachbandspannung zwischen dem Al-Gate und dem n-Substrat beträgt -0,3 V, wenn keine weiteren Ladungen vorhanden sind. Damit liegt die Anzahl der negativen Isolatorladungen bezogen auf die Substrat/Isolator-Grenzfläche unter $1 \times 10^{-12} \text{ cm}^{-2}$. Ein weiteres wichtiges Qualitätskriterium ist, ob im Isolator selbst Ladungen gespeichert werden. In diesem Fall wäre der Isolator nicht für den Einsatz in Speicherbauelementen geeignet. Um diesen Sachverhalt zu untersuchen, wurden HF-C(U)-Hysterese-Messungen durchgeführt. Solch eine Messung ist in Abb. 47 dargestellt. Dabei wurde eine C(U)-Messung im Spannungsintervall von 5 V bis -5 V und direkt im Anschluss von -5 V bis 5 V durchgeführt. Es ist deutlich zu erkennen, dass es keine Flachbandspannungsverschiebung gegeben hat und somit auch keine Ladungen im Isolator gespeichert wurden, obwohl ein signifikanter Tunnelstrom durch den Isolator geflossen ist (vgl. Abb. 44). Bisher wurde ein Tunnel-Isolator untersucht, bei dem der Ladungstransport durch den Isolator ausschließlich durch FN-Tunneln getragen wird. Um noch dünnere Isolatoren zu herzustellen, wurde der Oxidationsprozess von sechs auf vier Minuten verkürzt. Hieraus resultiert eine 4,2 nm thermische SiO₂-Schicht.




Abb. 48 Ausschnitt aus einer HF-C(U)-Hysterese-Messung an einem n^+ -Poly-Si-MOS-Kondensator mit 4,2 nm dicken thermischen SiO_2 -Tunnel-Isolator. Der Einschub zeigt die gesamte Messung. (Messbedingung: Padgröße: $6,25 \times 10^{-4} \text{ cm}^2$, HF-C(U): 100 kHz, Spannungsrampe: 1. ansteigend - 2. absteigend, Integrationszeit: 0,1 s)

An diesen 4,2 nm dünnen Tunnel-Isolatoren konnten keine quasistatischen NF-C(U)-Messungen durchgeführt werden, da die Ströme, die durch den Isolator fließen, bereits zu groß waren.

In Abb. 48 ist eine Hysterese-Messung an einem 4,2 nm dicken Tunnel-Isolator dargestellt. Der steile Anstieg der C(U)-Kurve lässt auch in diesem Fall auf eine ähnliche Grenzflächenzustandsdichte schließen, wie sie schon für das 5,5 nm dicke Tunneloxid gefunden wurde. Weiterhin ist zwischen der Vorwärts- und Rückwärtsmessung keine Flachbandspannungsverschiebung zu erkennen und somit auch keine Ladungsspeicherung im Isolator. In Abschnitt 6.6.3 wird dargelegt, dass das direkte Tunneln, obwohl eine Schichtdicke von 5 nm unterschritten ist, noch keinen signifikanten Beitrag zum Stromtransport und somit zur Beladung der Speicherstrukturen leistet.

Die getesteten thermischen Isolatoren weisen alle eine Grenzflächenzustandsdichte um $1 \times 10^{11} \text{ eV}^{-1} \text{ cm}^{-2}$, wenige feste Ladungen bezogen auf die Si/SiO₂-Grenzfläche ($< 1 \times 10^{12} \text{ cm}^{-2}$) und keine messbare Ladungsspeicherung auf und können deshalb in den MOS-Kondensatoren mit Nano-Clustern als Tunnel-Isolator eingesetzt werden.

6.2 Charakterisierung des abgeschiedenen Niedertemperatur-Isolators

Im Rahmen dieser Arbeit wurde die Abscheidung von Isolatoren bei niedrigen Temperaturen mittels BTBAS als Precursor für Silizium in einem LPCVD-Prozess untersucht. Dieser Precursor ist besonders vielversprechend, da die Prozesstemperatur deutlich unter 600°C

gesenkt werden kann. Außerdem ist es möglich, neben SiO₂ auch Si₃N₄ und SiO_xN_y abzuscheiden. Die Ergebnisse mehrerer Prozessstudien werden in den folgenden zwei Abschnitten dargestellt [132], [133], [134].

6.2.1 Abscheidung von SiO₂ mittels BTBAS

Als Erstes wurde eine Variation der Prozessparameter für die SiO₂-Abscheidung durchgeführt, um deren Einfluss auf den Abscheideprozess zu ermitteln. Dafür wurde eine Versuchsmatrix nach der Optimierungsmethode von G. Taguchi aufgestellt [154]. Dieses *Design of Experiment* setzt voraus, dass die einzelnen Prozessparameter unabhängig voneinander sind und minimiert dabei die notwendige Anzahl der Versuche.

Als maßgeblich für die Abscheidung wurden folgende Parameter erachtet: Temperatur, Druck, BTBAS-Fluss sowie N₂/O₂-Fluss. Eine Übersicht der verwendeten Parameter ist in Tab. 5 gegeben.

Tab. 5 Auflistung der in der Prozessstudie variierten Parameter für die Abscheidung von BTBAS-SiO₂ in einer Reaktion von BTBAS und Sauerstoff

Temperatur [°C]	500	540	575
Druck [mTorr]	200	250	300
BTBAS-Fluss [sccm]	30	40	50
N ₂ /O ₂ -Fluss [sccm]	60	80	100

Der Zusammenhang zwischen der Temperatur und der Abscheiderate ist in Abb. 49 dargestellt. Mit Hilfe eines Arrhenius-Plots (Abb. 50) konnte gezeigt werden, dass in dieser Parameterumgebung die Abscheiderate einer exponentiellen Gesetzmäßigkeit folgt:

$$\text{Abscheiderate} \sim \exp\left(-\frac{E_a}{k_b T}\right) \quad \text{Gl. 41}$$

E_a stellt dabei die Aktivierungsenergie dar, k_b die Boltzmann-Konstante, T die absolute Temperatur. Bei einer Auftragung der logarithmierten Abscheiderate über der reziproken Temperatur ergibt sich im Falle einer Arrhenius-Beziehung eine fallende Gerade, deren Steigung proportional zur Aktivierungsenergie ist. Die Aktivierungsenergie für die Abscheidung von SiO₂ wurde in diesem Fall zu 1,33 eV. In [14] wurde mit leicht unterschiedlichen Prozessparametern ein etwas höherer Wert von 1,61 eV gefunden. Beide Werte sind deutlich kleiner als der Wert von 1,9 eV, der für eine vergleichbare Reaktion von TEOS und Sauerstoff ermittelt wurde [119]. Durch diese relativ geringe Aktivierungsenergie ist es möglich, dass eine Abscheidetemperatur unter 600°C ausreicht, um Abscheideraten zwischen 1 bis 4 nm pro Minute zu erzielen.




Abb. 49 Darstellung der nach Taguchi berechneten Abscheiderate von BTBAS-SiO₂ über der Abscheidetemperatur (Verbindung zwischen den Messpunkten stellt nur eine Hilfslinie dar)




Abb. 50 Arrhenius-Plot der Abscheiderate über der reziproken Temperatur. Die Gerade wurde mit Hilfe linearer Regression bestimmt. Aus der Steigung wurde die Aktivierungsenergie von 1,33 eV ermittelt.

Die Abhängigkeit der Abscheiderate von den weiteren Prozessparametern ist im Folgenden dargestellt. Um den Einfluss der Parameter richtig einschätzen zu können, wurde in jedem Fall die Skalierung der y-Achse aus Abb. 49 übernommen. Es hat sich gezeigt, dass verglichen mit der Temperatur die Prozessparameter Druck (Abb. 51), BTBAS-Fluss (Abb. 52) und O₂/N₂-Fluss (Abb. 53) einen sehr geringen Einfluss auf die Abscheiderate ausüben.




Abb. 51 Darstellung der nach Taguchi berechneten Abscheiderate von BTBAS-SiO₂ über dem Prozessdruck (Verbindung zwischen den Messpunkten stellt nur eine Hilfslinie dar)




Abb. 52 Darstellung der nach Taguchi berechneten Abscheiderate von BTBAS-SiO₂ über dem BTBAS-Fluss während des Prozesses (Verbindung zwischen den Messpunkten stellt nur eine Hilfslinie dar)




Abb. 53 Darstellung der nach Taguchi berechneten Abscheiderate von BTBAS-SiO₂ über dem O₂/N₂-Fluss während des Prozesses (Verbindung zwischen den Messpunkten stellt nur eine Hilfslinie dar)

Diese geringe Abhängigkeit vom Druck sowie den Gasflüssen macht den Prozess sehr robust gegenüber Schwankungen, die während des Prozesses auftreten könnten.

Die chemische Zusammensetzung des BTBAS-SiO₂ wurde mittels XPS bestimmt. Dabei wurden folgende Prozessparameter benutzt: T = 500°C, p = 200 mTorr, BTBAS = 20 sccm, O₂/N₂ = 80 sccm. Für eine Abscheidung von BTBAS-SiO₂ werden im weiteren Verlauf dieser Arbeit immer diese Prozessparameter benutzt. In Abb. 54 ist das Ergebnis für die Elemente Sauerstoff und Silizium gegeben. Es ist zu erkennen, dass das Verhältnis Sauerstoff zu Silizium über die gesamte Schicht im Rahmen der Messgenauigkeit etwa 2 zu 1 ist.

Möglicherweise wird neben Sauerstoff auch noch Kohlenstoff und Stickstoff in die BTBAS-SiO₂-Schichten eingebaut, da beide Elemente im BTBAS-Molekül vorhanden sind.




Abb. 54 XPS-Spektrum zur Bestimmung der Elemente im BTBAS-SiO₂: Sauerstoff und Silizium haben über die gesamte Schicht nahezu das stöchiometrische Verhältnis von 2 zu 1. (Prozessparameter: T = 500°C, p = 200 mTorr, BTBAS = 20 sccm, O₂/N₂ = 80 sccm)

Eine genaue Betrachtung des XPS-Spektrums für den Bereich unter 10 at. % in Abb. 55 macht deutlich, dass in diesem Prozess weder Stickstoff noch Kohlenstoff signifikant in die Schicht eingebaut werden. Für beide Elemente übersteigen die gemessenen Werte nicht die Nachweisgrenze von 1 - 1,5 at. % für Kohlenstoff sowie 2 - 2,5 at. % für Stickstoff und liegen damit im Bereich der Werte aus [14], [126].

In beiden Darstellungen der XPS-Ergebnisse sind negative Sputtertiefen zu sehen. Hierbei handelt es sich um Verunreinigungen an der Oberfläche, die erst durch Sputtern entfernt werden müssen. Erst ab einer Sputtertiefe von 0 kann davon ausgegangen werden, dass die Signale ausschließlich von der Probe und nicht von den Verunreinigungen der Oberfläche stammen.




Abb. 55 Vergrößerung des XPS-Spektrums im Bereich kleiner Häufigkeiten: Das Kohlenstoff- und Stickstoff-Signal liegen während der gesamten Messung unter ihrer jeweiligen Nachweisgrenze von 1 - 1,5 bzw. 2 - 2,5 at. %. (Prozessparameter: $T = 500^{\circ}\text{C}$, $p = 200 \text{ mTorr}$, $\text{BTBAS} = 20 \text{ sccm}$, $\text{O}_2/\text{N}_2 = 80 \text{ sccm}$)

Weiterhin wurde der Einfluss von unterschiedlichen Temperschritten auf die SiO_2 -Schichten untersucht. Dabei wurden verschiedene BTBAS- SiO_2 -Schichten ($T = 500^{\circ}\text{C}$, $p = 200 \text{ mTorr}$, $\text{BTBAS} = 20 \text{ sccm}$, $\text{O}_2/\text{N}_2 = 80 \text{ sccm}$) zehn Minuten unter Stickstoffatmosphäre bei einer Temperatur von 700°C , 800°C , 900°C und 1000°C getempert. Die Schichtdicke wurde mit Hilfe der Spektralen Ellipsometrie bestimmt, wobei die Auswertung mit Hilfe des Modells für thermisches SiO_2 stattfindet.

Zusammenfassend kann über dieses Experiment ausgesagt werden, dass die Schichtdicke durch die Temperung verringert wird, wobei die Abnahme um so stärker ist, je höher die Temperatur ist. Bei der Temperung oberhalb der Abscheidetemperatur kommt es zu einer Verdichtung der Schicht sowie einer Ausdiffusion von Wasserstoff und somit zu einer Reduktion der Schichtdicke. Die Existenz von Wasserstoff in den Schichten wird später noch gezeigt. Bei dünneren Schichten kann jedoch bei einer Temperung von 1000°C eine Zunahme der Schichtdicke beobachtet werden (eingekreister Messwert in Abb. 56). Hierbei handelt es sich um ein Artefakt aus der Versuchsanordnung. Beim Einschleusen in den Prozess wird Sauerstoff mit in den Ofen verschleppt, so dass es bei 1000°C zu einer Nachoxidation der Proben kommt. Anhand von Prozesssimulationen konnte nachgewiesen werden, dass die Annahme der Schichtdickenzunahme durch eine Nachoxidation plausibel ist.




Abb. 56 Veränderung der Schichtdicke nach 10-minütiger Temperung unter Stickstoffatmosphäre. Generell nimmt die Schicht mit zunehmender Temperatur ab, wobei es prozessbedingt bei 1000°C zu einem Anstieg der Schichtdicke durch Nachoxidation kommen kann. (Prozessparameter: $T = 500^{\circ}\text{C}$, $p = 200$ mTorr, BTBAS = 20 sccm, $\text{O}_2/\text{N}_2 = 80$ sccm, Schichtdickenbestimmung: SE)

Für eine Nachoxidation spricht weiterhin, dass die Zunahme bei dünnen Schichten unter 10 nm (hier nicht dargestellt) stärker auftritt als bei dickeren Schichten. Bei dickeren Schichten (über 30 nm) reicht die Prozesszeit nicht mehr aus, um den Sauerstoff an die Grenzfläche Substrat/ SiO_2 diffundieren zu lassen, so dass es zu keiner signifikanten Nachoxidation kommt.

Eine weitere Größe, die stark von der Temperaturbehandlung des BTBAS- SiO_2 abhängt, ist die nasschemische Ätzrate in verdünnter Flusssäure. Es ist bekannt, dass die nasschemische Ätzrate von SiO_2 , welches mittels LPCVD abgeschieden wurde, stark von der Dichte des SiO_2 abhängt [155]. Die Dichte wiederum hängt stark vom Temperaturbudget ab (Abb. 56). Ein äquivalentes Verhalten wurde für BTBAS- SiO_2 in Abb. 57 gefunden. Es ist deutlich zu erkennen, dass schon eine 10-minütige Temperaturbehandlung bei 700°C die Ätzrate um mehr als 50 % von 0,42 auf 0,18 nm/s reduziert. Unter dem Einfluss von noch höheren Temperaturen findet eine weitere Reduzierung der Ätzrate auf bis zu 0,07 nm/s bei 1000°C statt.




Abb. 57 Einfluss einer 10-minütigen Temperung unter Stickstoffatmosphäre auf die nasschemische Ätzrate von BTBAS-SiO₂ in 0,5 % HF (T = 500°C, p = 200 mTorr, BTBAS = 20 sccm, O₂/N₂ = 80 sccm - Schichtdickenbestimmung: SE)

Die elektrische Charakterisierung des BTBAS-SiO₂ fand mit Hilfe von C(U)- und I(U)-Messungen statt. Es konnten sowohl die Hochfrequenzkurve als auch die Niederfrequenzkurve gemessen werden. Eine typische Messung ist in Abb. 58 dargestellt. Der Isolator war hierbei 10 nm dick. Die Flachbandspannung liegt bei 0,3 V.




Abb. 58 HF- und NF-C(U)-Messung an einem n⁺-Poly-Si-MOS-Kondensator mit BTBAS-SiO₂ (Prozessparameter: T = 500°C, p = 200 mTorr, BTBAS = 20 sccm, O₂/N₂ = 80 sccm, Messbedingung: Padgröße: 6,25 × 10⁻⁴ cm², HF: 100 kHz, NF: quasistatisch, Spannungsrampe: abfallend, Integrationszeit: 0,1 s)

Der Unterschied zwischen HF- und NF-Messung im Bereich der Flachbandspannung ist sehr gering und deutet auf eine niedrige Grenzflächenzustandsdichte hin. Die HF- und NF-Kapazität stimmen in Akkumulation nicht exakt überein. Aus diesem Grund wurde für die Bestimmung der Grenzflächenzustandsdichte die HF-Kapazität in Akkumulation gewählt. Die Auswertung der Grenzflächenzustandsdichte ist in Abb. 59 zu finden.




Abb. 59 Grenzflächenzustandsdichte einer BTBAS-SiO₂ ermittelt aus der HF- und NF-C(U)-Messung dargestellt in Abb. 58

Die Grenzflächenzustandsdichte von deutlich unter $5 \times 10^{10} \text{ eV}^{-1} \text{ cm}^{-2}$ für Zustände, die sich in der Bandlückenmitte befinden, ist ein sehr niedriger Wert für einen abgeschiedenen Isolator. In Abb. 60 sind die erzielten Grenzflächenzustandsdichten in der Bandlückenmitte in Abhängigkeit von der Abscheidetemperatur dargestellt. Hier wird deutlich, dass generell niedrige Werte für die Grenzflächenzustandsdichte bei der Abscheidung von BTBAS-SiO₂ erzielt werden. Die Grenzflächenzustandsdichte übersteigt für keine Prozesstemperatur den Wert von $1 \times 10^{11} \text{ eV}^{-1} \text{ cm}^{-2}$.




Abb. 60 Darstellung der nach Taguchi ermittelten Grenzflächenzustandsdichte in der Bandlückenmitte von BTBAS-SiO₂ in Abhängigkeit von der Prozesstemperatur. Der Wert von $1 \times 10^{11} \text{ 1/(eVcm}^2)$ wird nicht überschritten.

Zudem wurden auch Untersuchungen zum Stromtransportmechanismus durchgeführt. Hierbei konnte in Abb. 61 eindeutig das FN-Tunneln als dominanter Stromtransportmechanismus identifiziert werden. Abb. 61 zeigt neben der FN-Darstellung auch als Einsatz die Originalstrommessung. Aus linearen Anpassung in der FN-Darstellung wurde die Barrierenhöhe zu 1,6 eV bestimmt, dabei wurde ein Verhältnis der effektive Elektronenmasse zur Elektronenruhemasse von 0,42 angenommen. Diese Barrierenhöhe liegt damit um 50 % niedriger als bei thermisch gewachsenem SiO₂. Diese niedrige Barriere ist auf das Fehlen eines Hochtemperaturschritts zurückzuführen, da bei dieser Probe ein Aluminium-Gate an Stelle eines n⁺-Poly-Gates verwendet wurde. Trotzdem liegt die Barrierenhöhe mit 1,6 eV in der Nähe der Werte, die für andere abgeschiedene Isolatoren gefunden wurden. In [165] wurden für abgeschiedene Isolatoren auf TEOS-Basis Werte um 2,1 eV gemessen. Diese Werte liegen auch deutlich unter dem Wert von 3,2 eV für thermisches SiO₂. Weiterhin konnte in [165] gezeigt werden, dass die Barrierenhöhe durch geeignete Temperschritte bis auf 3,11 eV erhöht werden kann.

Eine Charakterisierung des Stromtransportmechanismus eines Doppelschichtisolators aus thermischen SiO₂ und BTBAS-SiO₂, wie er für einen Nano-Cluster-Speicher benötigt wird, ist in Abschnitt 6.3 dargestellt.

In Abb. 62 wurde an einer 11 nm dicken BTBAS-SiO₂-Probe eine C(U)-Hysterese-Messung im Bereich von -5 V bis 5 V durchgeführt. In Abb. 61 ist zu erkennen, dass in Akkumulation schon bei 5 V ein signifikanter FN-Tunnelstrom durch den Isolator fließt. Der Startpunkt der C(U)-Messung war dabei in Inversion. Die Flachbandspannungsverschiebung und damit das Ladungsträgertrapping ist dabei sehr gering und beträgt nur 0,05 V. Dieser Wert liegt deutlich unter der Flachbandspannungsverschiebung, die Nano-Cluster-Speicher mindestens erreichen müssen (ca. 0,35 V), damit sie in modernen CMOS-Schaltungen eingesetzt werden können [45]. Da die Kurve bei Rückmessung ausgehend von Akkumulation nach rechts zu positiven Spannungen verschoben ist, handelt es sich bei den gespeicherten Ladungen um Elektronen.




Abb. 61 FN-Darstellung einer Strommessung (Punkte) an einem Al-MOS-Kondensator mit einer 11 nm dicken BTBAS-SiO₂-Schicht. Aus der linearen Anpassung (Gerade) wurde eine Barrierenhöhe von 1,6 eV ermittelt, dabei wurde $m^* = 0,42 m_0$ angenommen. (Prozessparameter: T = 500°C, p = 200 mTorr, BTBAS = 20 sccm, O₂/N₂ = 80 sccm)




Abb. 62 HF-C(U)-Hysteresemessung an einem Al-MOS-Kondensator mit einer 11 nm dicken BTBAS-SiO₂-Schicht. Die sehr geringe Hysteresis macht deutlich, dass in diesem Isolator nur sehr wenig Ladung gespeichert wird. (Prozessparameter: T = 500°C, p = 200 mTorr, BTBAS = 20 sccm, O₂/N₂ = 80 sccm, Messbedingung: Padgröße: $6,25 \times 10^{-4} \text{ cm}^2$, HF: 100 kHz, NF: quasistatisch, Integrationszeit: 0,1 s)




Abb. 63 Darstellung der Durchbruchfeldstärke bei einem Stichprobenumfang von 11 BTBAS-SiO₂-Proben. Es wurden Durchbruchfeldstärken bis zu 10 MV/cm gemessen. (Padgröße: $6,25 \times 10^{-4} \text{ cm}^2$)

Mit Hilfe von I(U)-Messungen, bei denen die Spannung bis zur Zerstörung des Isolators erhöht wurde, sind Durchbruchfeldstärken an BTBAS-SiO₂-Proben ermittelt worden. Die Ergebnisse dieser Messungen sind in Abb. 63 dargestellt. Während ein Großteil der Proben durch elektrische Feldstärken im Bereich von 4 - 9,5 MV/cm zerstört werden, ist bei zwei Proben eine Durchbruchfeldstärke mehr als 9,5 MV/cm gemessen worden. Nur 27 % der Proben zeigen eine Durchbruchfeldstärke von unter 4 MV/cm.

Die Ergebnisse in diesem Abschnitt sind auch im Vergleich zu [165] so erfolgversprechend, dass BTBAS-SiO₂ im Rahmen dieser Arbeit in den Gate-Stack von Nano-Cluster-Speichern als Top-Isolator integriert wird.

6.2.2 In situ abgeschiedene SiO₂/Si₃N₄/SiO₂- und SiO₂/SiN_xO_y/SiO₂-Schichten

In dieser Arbeit wurden erstmals Dreifach-Isolatorschichten mittels BTBAS in situ abgeschieden. Bei diesen Proben ist zum einen Si₃N₄ und zum anderen SiN_xO_y zwischen zwei SiO₂-Schichten eingebettet worden. Die Probenstapel werden im Folgenden mit O/N/O und O/NO/O bezeichnet, je nachdem ob sich zwischen dem SiO₂ eine reine Siliziumnitrid- oder eine Oxinitrid-Schicht befindet. Beide Schichtstapel konnten in einem Prozess ohne Unterbrechung erzeugt werden, indem während des Prozesses die Prozessgase gewechselt wurden. Die benutzten Prozessparameter sind in Tab. 6 aufgeführt.

Tab. 6 Dargestellt sind die Abscheideparameter für die O/N/O- und die O/NO/O-Schicht. Zur elektrischen Charakterisierung wurde ein n⁺-Poly-Si-Gate hergestellt. Die Schichten haben keine zusätzliche Temperatur unter Stickstoffatmosphäre erhalten.

Schichtfolge:	SiO ₂	Si ₃ N ₄	SiO ₂
Temperatur [°C]	500	560	500
Druck [mTorr]	250	150	250
BTBAS-Fluss [sccm]	40	50	40
O ₂ /N ₂ -Fluss [sccm]	80	0	80
NH ₃ -Fluss [sccm]	0	130	0
Prozesszeit [min]	8	15,5	8
Schichtdickeverhältnis	1	2	1
Schichtfolge:	SiO ₂	SiN _x O _y	SiO ₂
Temperatur [°C]	500	560	500
Druck [mTorr]	250	150	250
BTBAS-Fluss [sccm]	40	50	40
O ₂ /N ₂ -Fluss [sccm]	80	0	80
N ₂ O-Fluss [sccm]	0	130	0
Prozesszeit [min]	8	150	8
Schichtdickeverhältnis	1	2	1

Sowohl an der O/N/O- als auch der O/NO/O-Probe wurden elementspezifische Tiefenprofile mittels TOF-SIMS aufgenommen. Die Messung an der O/N/O-Probe ist in Abb. 64 dargestellt. Es sind im Rahmen der Messgenauigkeit von 0,5 nm scharfe Übergänge zwischen den einzelnen Schichten zu erkennen, d. h., es bilden sich keine signifikanten Übergangsschichten infolge der Prozessgaswechsel aus. Außerdem zeigt sich, dass der Kohlenstoff nur in der Siliziumnitridschicht in höherer Konzentration vorhanden ist. In den SiO₂-Schichten ist das Kohlenstoff-Signal deutlich geringer. Diese Messung bestätigt auch das Ergebnis der XPS-Messung an einer BTBAS-SiO₂-Einzelschicht (Abb. 55), in der der Kohlenstoffanteil unter der Nachweisgrenze lag. Es ist zu vermuten, dass während der Reaktion von BTBAS mit Sauerstoff der Kohlenstoff des BTBAS-Moleküls vollständig verbrannt wird und es dadurch zu keinem Einbau von Kohlenstoff in die Schicht kommt.




Abb. 64 Elementspezifisches Tiefenprofil mittels einer TOF-SIMS-Messung von einer BTBAS-SiO₂/Si₃N₄/SiO₂-Schichtfolge. Dargestellt sind die Signale für Si, Si₃N₄, SiO₂, H und C.

Ist jedoch der Sauerstoff in dieser Reaktion nicht vorhanden, so wird Kohlenstoff in die Schicht eingebaut. Weiterhin ist der Messung zu entnehmen, dass deutlich mehr Wasserstoff in der Siliziumnitrid-Schicht vorhanden ist als in der SiO_2 -Schicht. Eine erhöhte Konzentration von Kohlenstoff und Wasserstoff in BTBAS-Nitridschichten im Vergleich zu konventionellen Nitridschichten wurde mittlerweile durch weitere Experimente bestätigt [187].




Abb. 65 Elementspezifisches Tiefenprofil mittels einer TOF-SIMS-Messung an einer BTBAS- $\text{SiO}_2/\text{Si}_x\text{N}_y/\text{SiO}_2$ -Schichtfolge. Dargestellt sind die Signale für Si, Si_3N_4 , SiO_2 , H und C.

Ein ähnliches Bild zeigt sich in der TOF-SIMS-Messung an der O/NO/O-Probe, dargestellt in Abb. 65. Wiederum ist im Rahmen der Messgenauigkeit keine Übergangsschicht zwischen den SiO_2 -Schichten und der Siliziumoxinitrid-Schicht zu erkennen. Wie zu erwarten war, geht aber das SiO_2 -Signal in der Siliziumoxinitrid-Schicht nicht ganz auf Null zurück, wie es bei der O/N/O-Probe der Fall war. Ein weiteres Indiz dafür, dass der Einbau von Kohlenstoff über den Sauerstoffanteil in der Reaktion beeinflusst werden kann, ist, dass im Fall der O/NO/O-Probe ein kleineres Kohlenstoff-Signal gemessen wurde als im Fall der Si_3N_4 -Schicht der O/N/O-Probe. Für den Wasserstoffgehalt in der O/NO/O-Schicht zeigt sich wieder das gleiche Bild wie im Falle der O/N/O-Schicht (vgl. Abb. 64), d. h., im Siliziumdioxid wird deutlich weniger Wasserstoff gefunden als in der Siliziumoxinitrid-Schicht. Auffällig ist weiterhin, dass in beiden Fällen eine Stickstoffanhäufung an der Grenzfläche zum Substrat beobachtet werden konnte. Dieses Phänomen wurde auch bei O/N/O-Schichten festgestellt, die in einem vollkommen anderen Herstellungsprozess erzeugt wurden [156]. Als Erklärung wurde angeführt, dass Stickstoffatome bei Prozesstemperaturen von über 1000°C durch das poröse SiO_2 hindurchdiffundieren können und sich dann an der Substrat/ SiO_2 -Grenzfläche ansammeln. Da im vorliegenden Experiment die Abscheidetemperaturen deutlich unter 600°C liegen, kann diese Anhäufung des Stickstoffs nur nachträglich durch die Temperung zur Aktivierung der Dotierung in der Gate-Elektrode hervorgerufen worden sein (Abschnitt 5.5).

Zur weiteren strukturellen Charakterisierung wurden cross-section TEM-Messungen an den O/N/O- und den O/NO/O-Stapeln durchgeführt. In Abb. 66 ist der O/N/O-Stapel abgebildet. Der dunkle Bereich unter dem Schichtstapel zeigt das Siliziumsubstrat, während über dem Schichtstapel einzelne Körner des Polysiliziums zu sehen sind. Im Vergleich der beiden Isolatoren ist ein deutlicher Helligkeitskontrast zwischen der SiO_2 - und der Si_3N_4 -Schicht zu erkennen, der aus den unterschiedlichen Dichten der beiden Materialien resultiert. Die Verhältnisse der Schichtdicke zwischen SiO_2 und Si_3N_4 sind erwartungsgemäß etwa bei 1:2. Eine Übersicht der Schichtdicken bestimmt aus TEM- und Ellipsometrie-Messungen ist in Tab. 7 gegeben. Die durch TEM ermittelte Schichtdicke des Stapels von 10 nm liegt etwas unterhalb der durch die bekannten Abscheideraten [134] errechneten Werte sowie den ermittelten Schichtdicken mit Spektraler Ellipsometrie von 17 nm. Dabei ist aber anzumerken, dass für diese Messung keine Eichung des Transmissionsmikroskops an hochaufgelösten Gitterstrukturen durchgeführt werden konnte.




Abb. 66 Cross-section TEM-Messung an einer BTBAS- $\text{SiO}_2/\text{Si}_3\text{N}_4/\text{SiO}_2$ -Schichtfolge (Schichtverhältnis 1:2:1)

Die cross-section TEM-Aufnahme für die O/NO/O-Schicht in Abb. 67 weist ebenfalls deutlich die Stapelstruktur des Isolators zwischen dem dunklen Bereich des Siliziumsubstrats und der hellen körnigen Struktur des Polysiliziums auf. Wiederum stimmen die Verhältnisse der Schichtdicken zwischen der SiO_2 - und der SiN_xO_y -Schicht etwa mit den Erwartungen von 1:2 überein. Auch hier ist die ermittelte Schichtdicke von 14 nm jedoch im Vergleich zu den Ergebnissen mit SE von 21 nm wieder deutlich geringer (Tab. 7).




Abb. 67 Cross-section TEM-Messung an einer BTBAS-SiO₂/SiN_xO_y/SiO₂-Schichtfolge (Schichtverhältnis 1:2:1)

Die deutliche Diskrepanz zwischen den Schichtdicken der beiden Messmethoden muss aber nicht nur an der Kalibrierung des Transmissionsmikroskops liegen. Für die Auswertung der Spektralen Ellipsometrie wurden für die Siliziumnitrid- sowie Siliziumoxinitrid-Schichten „Standard Cauchy-Layer“ verwendet. Abweichungen von diesen Modellen z. B. durch den Einbau von Kohlenstoff werden hier nicht berücksichtigt. Die Größe des Fehlers der beiden Methoden ist z. Z. nicht einschätzbar.

Tab. 7 Vergleich der mit TEM und Spektraler Ellipsometrie gemessenen Schichtdicken der Proben O/N/O und O/NO/O

Schichtfolge mit Einzelschichten	Schichtdicke TEM	Schichtdicke Spektrale Ellipsometrie
O/N/O	10 nm	17 nm
SiO ₂	2,5 nm	4 nm
Si ₃ N ₄	5 nm	9 nm
SiO ₂	2,5 nm	4 nm
O/NO/O	14 nm	21 nm
SiO ₂	3,5 nm	5 nm
SiO _x N _y	7 nm	11 nm
SiO ₂	3,5 nm	5 nm

Weiterhin sind auch die Dreifachschichten O/N/O und O/NO/O elektrisch charakterisiert worden. Zunächst sind HF- und NF-C(U)-Messungen durchgeführt worden. Diese Messungen konnten nur in einem kleinen Spannungsbereich durchgeführt werden. Für größere Spannungen wurde der Leckstrom so groß, dass eine NF-C(U)-Messung nicht möglich war. Es ist sowohl für die O/N/O-Probe (Abb. 68) als auch für die O/NO/O (Abb. 69) zu erkennen, dass zwischen der NF-C(U)-Messung und der HF-C(U)-Messung ein deutlicher Offset liegt und damit eine deutlich höhere Grenzflächenzustandsdichte als für den Fall einer reinen

BTBAS-SiO₂-Probe (Abb. 59) vorhanden ist. Dies ist insofern verwunderlich, als für beide Dreifachschichten die Grenzfläche zwischen BTBAS-SiO₂ und Silizium gebildet wird. Es ist zu vermuten, dass die nachfolgende Siliziumnitrid- oder Siliziumoxinitrid-Abscheidung Einfluss auf die elektrische Qualität der darunter liegenden BTBAS-SiO₂-Schicht hat. Ein Indiz dafür ist die Anhäufung von Stickstoff an der Substratgrenzfläche, welche in den TOF-SIMS-Messungen beobachtet wurde (Abb. 64 und Abb. 65).




Abb. 68 HF- und NF-C(U)-Messung an einem n⁺-Poly-Si-MOS-Kondensator mit einer O/N/O-Schicht als Isolator (Messbedingung: Padgröße: 6,25x10⁻⁴ cm², HF: 100 kHz, NF: quasistatisch, Spannungsrampe: abfallend, Integrationszeit: 0,1 s)




Abb. 69 HF- und NF-C(U)-Messung an einem n⁺-Poly-Si-MOS-Kondensator mit einer O/NO/O-Schicht als Isolator (Messbedingung: Padgröße: 6,25x10⁻⁴ cm², HF: 100 kHz, NF: quasistatisch, Spannungsrampe: abfallend, Integrationszeit: 0,1 s)

Weiterhin wurde angenommen, dass in den C(U)-Messungen aus Abb. 68 und Abb. 69 die Akkumulationskapazität noch nicht erreicht worden ist. Aufgrund dieser Annahme wurden in einem größeren Spannungsbereich (-8 V bis 8 V) ausschließlich HF-C(U)-Messungen bei

verschiedenen Frequenzen (333 Hz, 3333 Hz, 33 kHz, 333 kHz, 3333 kHz) durchgeführt, welche in Abb. 70 und Abb. 71 dargestellt sind.

Diese Messungen bestätigten die vorher geäußerte Annahme, dass bei 1,3 V die Akkumulationskapazität noch nicht erreicht ist. Die Akkumulationskapazität wird für beide Proben erst ab 7 V bzw. 5 V erreicht. Auffällig ist auch das Plateau, welches sowohl die O/N/O-Probe als auch die O/NO/O-Probe im Anstieg der Kapazität zeigt. In beiden Fällen nimmt die Ausprägung des Plateaus mit zunehmender Messfrequenz ab. Diese Frequenzabhängigkeit deutet auf Traps hin, die mit zunehmender Frequenz keinen kapazitiven Beitrag mehr zum Messsignal leisten können. Weiterhin gibt es eine Korrelation zwischen der Ausprägung des Plateaus und dem Stickstoffgehalt in der mittleren Schicht des Isolatorstapels, da die O/N/O-Probe mit einem höheren Stickstoffanteil ein wesentlich stärker ausgeprägtes Plateau zeigt als die O/NO/O-Probe. Über den Ort der Traps können zum derzeitigen Kenntnisstand nur Vermutungen geäußert werden. Es könnte sich um Störstellen handeln, die sich an der Grenzfläche zwischen den ersten beiden Isolatoren befinden und über Tunnelvorgänge mit dem Substrat kommunizieren und so bei niedrigen Messfrequenzen einen Beitrag zur Kapazität leisten. Eine andere Hypothese ist, dass durch die Anhäufung von Stickstoff an der Si/SiO₂-Grenzfläche die Grenzflächenzustandsdichte stark erhöht ist. Diese Grenzflächenzustände liefern nur bei kleinen Messfrequenzen einen signifikanten Beitrag zur Kapazität. Eine Erhöhung der Stickstoffkonzentration an der Grenzfläche wurde für beide Proben durch TOF-SIMS-Messungen festgestellt (siehe Abb. 64 und Abb. 65).

Nachfolgend wurde die Durchbruchcharakteristik von BTBAS-SiO₂, der O/N/O- sowie der O/NO/O-Proben verglichen. Im Falle der Mehrfachsichten wurden mittlere Feldstärken berechnet (U/d), wobei alle Schichtdicken durch SE-Messungen ermittelt wurden.

Dabei werden in Abb. 72 große Unterschiede deutlich. Während die O/NO/O- und die BTBAS-SiO₂-Probe schon bei sehr kleinen mittleren Feldstärken (unter 4 MV/cm) vereinzelt Durchbrüche zeigen, weist die O/N/O-Probe deutlich schmalere Durchbruchfeldstärkeverteilungen auf. Die BTBAS-SiO₂-Probe ist die einzige, bei der Durchbruchfeldstärken von über 9,5 MV/cm beobachtet werden konnte.

In Abb. 73 sind die Stromdichten für die verschiedenen Isolatorsysteme dargestellt. Es ist deutlich zu erkennen, dass die Stromdichte der Dreifachsichten gegenüber der Einzelschicht deutlich erhöht ist.




Abb. 70

Frequenzabhängige C(U)-Messung an einem n⁺-Poly-Si-MOS-Kondensator mit einer BTBAS-O/N/O-Schicht als Isolator. Die C(U)-Messung weist im Anstieg zur Akkumulationskapazität ein Plateau auf, welches mit zunehmender Messfrequenz schwächer ausgeprägt ist. (Messbedingung: Padgröße: 6,25x10⁻⁴ cm², HF: 333 Hz, 3333 Hz, 33 kHz, 333 kHz, 3333 kHz, Spannungsrampe: abfallend, Integrationszeit: 0,1 s. Als C_{akk} wurde aus jeder Messung die höchste HF-Kapazität benutzt.)




Abb. 71

Frequenzabhängige C(U)-Messung an einem n⁺-Poly-Si-MOS-Kondensator mit einer BTBAS-O/NO/O-Schicht als Isolator. Die C(U)-Messung weist im Anstieg zur Akkumulationskapazität ein Plateau auf, welches mit zunehmender Messfrequenz schwächer ausgeprägt ist. (Messbedingung: Padgröße: 6,25x10⁻⁴ cm², HF: 333 Hz, 3333 Hz, 33 kHz, 333 kHz, 3333 kHz, Spannungsrampe: abfallend, Integrationszeit: 0,1 s. Als C_{akk} wurde aus jeder Messung die höchste HF-Kapazität benutzt.)




Abb. 72 Darstellung der mittleren Durchbruchfeldstärke-Verteilung (U/d-Werte) von BTBAS-SiO₂-, -O/N/O- und -O/NO/O-Proben (Padgröße: $6,25 \times 10^{-4} \text{ cm}^2$)




Abb. 73 Darstellung der Stromdichte in Abhängigkeit der mittleren Feldstärke (U/d-Werte) eines MOS-Kondensators mit einer BTBAS-SiO₂-, -O/N/O- und -O/NO/O-Schicht als Isolator (Padgröße: $6,25 \times 10^{-4} \text{ cm}^2$, als Schichtdicken wurden die SE-Ergebnisse herangezogen)

Des Weiteren hat sich der Stromtransportmechanismus für die O/N/O-Probe und die O/NO/O-Probe gegenüber der SiO₂-Schicht geändert. Für beide Dreifachschichten dominiert der Poole-Frenkel-Mechanismus den Stromtransport und nicht mehr das FN-Tunneln. In Abb. 74 und Abb. 75 sind für die O/N/O-Probe und die O/NO/O-Probe die Strom-/Spannungsmessungen in der Poole-Frenkel-Darstellung aufgetragen. Für beide Fälle ist eine gute Übereinstimmung mit der Poole-Frenkel-Theorie zu erkennen. In FN-Plots (hier nicht

dargestellt) konnten für die BTBAS-O/N/O- und -O/NO/O-Probe keine linearen Bereiche nachgewiesen werden.




Abb. 74 Poole-Frenkel-Darstellung der Strom-/Spannungskennlinie der O/N/O-Probe aus Abb. 73 (Punkte - Messergebnis, Gerade - Anpassung nach der Poole-Frenkel-Theorie - Traptiefe $\phi_B = 1,14$ eV)




Abb. 75 Poole-Frenkel-Darstellung der Strom-/Spannungskennlinie der O/NO/O-Probe aus Abb. 73 (Punkte - Messergebnis, Gerade - Anpassung nach der Poole-Frenkel-Theorie - Traptiefe $\phi_B = 1,09$ eV)

Die mittels der Gl. 38 aus den Messungen (Abb. 74 und Abb. 75) bestimmten Traptiefen von 1,14 eV für die O/N/O-Probe bzw. 1,09 eV für die O/NO/O-Probe liegen im Bereich der Werte, die auch schon für Si_3N_4 und SiO_xN_y gemessen wurden [157].

6.3 Charakterisierung der Isolator Doppelschichten ohne Nano-Cluster

Von entscheidender Bedeutung ist das Isolator Doppelschichtsystem ohne Nano-Cluster für die Funktionsweise eines Nano-Cluster-Speichers. Das Doppelschichtsystem aus einem thermischen Tunnel-Isolator und einem abgeschiedenen LPCVD- SiO_2 sollte neben einer Grenzfläche mit niedriger Zustandsdichte auch eine geringe Dichte fester Ladungen im Isolator aufweisen. Insbesondere dürfen keine umladbaren Zustände vorhanden sein. Kommt es schon in dem Doppelschichtsystem ohne Nano-Cluster zu einer signifikanten Ladungsspeicherung, so ist das System für Nano-Cluster-Speicher ungeeignet, da gerade der Speichereffekt in den Nano-Clustern ausgenutzt werden soll und nicht die Speicherung in Isolator-Traps. Die Durchbruchfeldstärke muss deutlich über der Feldstärke liegen, bei der die Nano-Cluster-Speicher be- und entladen werden. Anderenfalls werden die Speicher schon durch das Be- und Entladen zerstört.

In Abb. 76 ist eine Strom-/Spannungsmessung an einer Referenzprobe ohne Nano-Cluster dargestellt. Der Doppelschicht-Isolator besteht aus 4,2 nm thermischem SiO_2 und 10 nm abgeschiedenem BTBAS- SiO_2 , wobei die Schichtdicken durch SE ermittelt wurden. Diese Messung zeigt zwei wichtige Merkmale: Zum einen fließt bis zu einer Spannung von 8 V nur ein relativ geringer Strom (1), der hauptsächlich dadurch entsteht, dass Trap-Zustände im Isolator geladen werden. Zum anderen setzt ab 8 V, welches einer Feldstärke von 5,5 MV/cm entspricht, der Stromtransport durch den Isolator ein (2) und wächst exponentiell mit der Spannung an. Der Doppelschichtisolator wurde auch durch Feldstärken von 10 MV/cm nicht zerstört.




Abb. 76 **I(U)-Messung an einem n^+ -Poly-Si-MOS-Kondensator mit einem Doppelschicht-Isolator aus 4,2 nm thermisches SiO_2 und 10 nm BTBAS- SiO_2 . Die Durchbruchfeldstärke ist größer als 10 MV/cm. (Messbedingungen: Spannungsrampe: aufsteigend, Padgröße: $6,25 \times 10^{-4} \text{ cm}^2$, Integrationszeit: 0,8 s)**

Der Stromtransportmechanismus, der zum starken Anstieg ab 8 V führt, konnte eindeutig als FN-Tunnelstrom identifiziert werden. In Abb. 77 wurden die Messwerte in der FN-Darstellung aufgetragen. Der FN-Strom erscheint in dieser Darstellung als Gerade. Aus der Steigung dieser Geraden kann die Barrierenhöhe bestimmt werden. Unter der Berücksichtigung, dass das Verhältnis der effektiven Elektronenmasse (m^*) im SiO_2 zur Elektronenruhemasse (m_0) 0,42 beträgt, berechnet sich die Barrierenhöhe zu 2,7 eV. Der Literaturwert für die Barrierenhöhe von thermischen SiO_2 liegt bei 3,2 eV [159]. Hierdurch wird der Einfluss des abgeschiedenen Isolators auf die Doppelschichtstruktur deutlich. In Abschnitt 6.2.1 wurden die Barrierenhöhen für das FN-Tunneln für BTBAS- SiO_2 zu 1,6 eV bestimmt. Diese deutlich kleinere Barriere im Vergleich zu 3,2 eV von thermischen SiO_2 bewirkt, dass die Doppelschichtstruktur insgesamt eine verminderte Barriere zeigt. Dabei muss aber beachtet werden, dass die FN-Theorie eine homogene Bandstruktur voraussetzt. Somit ist der Wert von 2,7 eV für die Barriere lediglich als effektiver Wert zu betrachten. Damit wurde gezeigt, dass das Doppelschichtsystem den gleichen Stromtransportmechanismus aufweist, als wenn der gesamte Isolator thermisch gewachsen oder mittels CVD abgeschieden worden wäre. Lediglich die kleinere effektive Barriere führt dazu, dass die FN-Tunnelstrom früher einsetzt als bei einem komplett thermisch gewachsenen SiO_2 .




Abb. 77 FN-Darstellung des Tunnelstroms aus Abb. 76 (Punkte - Messung, Gerade - FN-Anpassung): mit $m^* = 0,42 \cdot m_0$ berechnet sich die Barrierenhöhe aus dieser Messung zu 2,7 eV

Ein weiterer Effekt, der durch die kleinere effektive Barriere auftreten kann, ist, dass der Nano-Cluster-Speicher nicht über den Tunnel-Isolator sondern über den Top-Isolator beladen wird. Ein solches Verhalten konnte für einige Proben in Abschnitt 6.6 beobachtet werden.

In Abb. 78 ist eine HF-/NF-C(U)-Messung dargestellt. An der sehr geringen Differenz zwischen der HF- und NF-Kapazität ist eine Grenzfläche mit einer sehr geringen Grenzflächenzustandsdichte zu erkennen. Die Grenzflächenzustandsdichte, die aus dieser Messung berechnet wurde, lag in der Bandlückenmitte zwischen $1 \times 10^{10} - 1 \times 10^{11} \text{ cm}^{-2} \text{ eV}^{-1}$.

Die ermittelte Flachbandspannung liegt bei 0 V und ist damit 0,5 V höher als die Austrittsarbeitendifferenz zwischen dem n-Substrat und der n^+ -Poly-Si-Elektrode. Hieraus berechnet sich die Isolatorladung bezogen auf die Substrat/SiO₂-Grenzfläche zu $1 \times 10^{12} \text{ cm}^{-2}$.

Abschließend wurde die Fragestellung untersucht, ob sich in der Referenzprobe ohne Nano-Cluster Ladungen speichern lassen. Dafür wurden HF-C(U)-Hysterese-Messungen zwischen -3 V und 9 V durchgeführt, die in Abb. 79 dargestellt sind. Vergrößert abgebildet ist der Ausschnitt zwischen -0,4 V und 0,4 V. Eine Übersicht der gesamten Messung ist in Abb. 79 unten rechts eingefügt. Aus den Strommessungen ist bekannt, dass bei 9 V schon ein signifikanter FN-Tunnelstrom über den Isolator fließt. Trotzdem ist in diesem Experiment auch in der stark vergrößerten Darstellung keine Hysterese und somit keine Ladungsspeicherung zu erkennen.

Diese Messergebnisse zeigen, dass ein Doppelschicht-Isolatorsystem bestehend aus einem 4,2 nm Tunnel-Isolator und 10 nm BTBAS-SiO₂ für den Einsatz in der Nano-Cluster-Speichertechnologie alle erforderlichen Merkmale (keine hohen Flachbandspannungen, keine Ladungsspeicherung und hohe Durchbruchfeldstärken) aufweist.




Abb. 78

HF- und NF-C(U)-Messung an einem n^+ -Poly-Si-MOS-Kondensator mit einem Doppelisolator (4,2 nm thermisches SiO_2 + 10 nm BTBAS- SiO_2) zur Bestimmung der Grenzflächenzustandsdichte (Messbedingung: Padgröße: $2,5 \times 10^{-3} \text{ cm}^2$, HF: 100 kHz, NF: quasistatisch, Spannungsrampe: abfallend, Integrationszeit: 0,1 s)




Abb. 79

Ausschnitt einer HF-C(U)-Hysteresemessung an einem n^+ -Poly-Si-MOS-Kondensator mit einem Doppelisolator (4,2 nm thermisches SiO_2 , 10 nm BTBAS- SiO_2). Es zeigt sich keine Hysterese, obwohl die Probe in Akkumulation mit einer Spannung von 9 V belastet wurde. Rechts unten ist die gesamte Messung als Grafik eingefügt worden. (Messbedingung: Padgröße: $6,25 \times 10^{-4} \text{ cm}^2$, HF: 100 kHz, Integrationszeit: 0,1 s)

6.4 Charakterisierung der Nano-Cluster

Nachdem im vorherigen Abschnitt Isolator Doppelschichten ohne Nano-Cluster untersucht wurden, werden nun die unterschiedlichen Abscheidungsverfahren für die Nano-Cluster und die damit erzielten Resultate vorgestellt.

6.4.1 Silizium-Nano-Cluster mittels direkter Abscheidung

Auf einem thermisch erzeugten Tunnel-Isolator (SiO_2 , 4,2 nm) wurde mittels eines Elektronenstrahlverdampfers unter UHV-Bedingungen Silizium-Nano-Cluster abgeschieden. Während der Deposition herrschte ein Druck von $2,5 \times 10^{-9}$ mbar. Mit einer bekannten Depositionsrate von 0,5 nm/s wurden jeweils 2 nm Silizium abgeschieden, wobei nach der Abscheidung noch die Möglichkeit bestand, die Proben unter UHV-Bedingungen zu tempern. Dabei lag das Augenmerk auf dem Einfluss der Temperatur auf die Größe und Dichte der Nano-Cluster. Eine Aufstellung der unterschiedlichen Prozessparameter ist in Tab. 8 gegeben. Der aktuelle Stand der Wissenschaft auf dem Gebiet der Silizium-Nano-Cluster-Abscheidung ist in Abschnitt 3.3.1 dieser Arbeit aufgeführt.

Tab. 8 Unterschiedliche Temperaturen während und nach der Abscheidung

Probe:	MBE 6	MBE 21	MBE 22
Temperatur bei der Abscheidung	550°C	550°C	630°C
Temperung nach der Abscheidung (30 min)	730°C	630°C	keine

Durch RHEED-Messungen konnten Informationen über die Kristallinität der abgeschiedenen Silizium-Schichten erhalten werden. Bei Abscheidetemperaturen unterhalb von 600°C liegt das abgeschiedene Silizium hauptsächlich amorph vor [131]. Eine RHEED-Aufnahme direkt nach der Abscheidung des Films bei 550°C ist in Abb. 80 zu sehen. Da zu diesem Zeitpunkt eine Probe aus einem amorphen Silizium-Film auf einem amorphen Isolator (SiO_2) vorliegt, zeigt das RHEED-Bild keine Struktur. Werden 600°C während des Prozesses überschritten, bilden sich kristalline Inseln, ohne dass sich eine Vorzugsorientierung ausgebildet hat. Aufgrund der unterschiedlich orientierten Inseln entstehen im RHEED-Bild Ringe. Diese Ringe sind in Abb. 81 dargestellt und durch Pfeile hervorgehoben.

Nach einer weiteren Temperaturerhöhung bis zu 730°C erscheinen einzelne Spots im RHEED-Bild (Abb. 82). Diese Spots sprechen für eine beginnende Ordnung auf der Oberfläche der Probe. Diese Vorzugsorientierung kann nur durch das Substrat bestimmt werden. Es kann daher gefolgert werden, dass Temperaturen von 730°C ausreichen, den

Tunnel-Isolator an einigen Stellen zu zerstören. An diesen Stellen hat das abgeschiedene Silizium Kontakt zu dem einkristallinen Substrat und nimmt dessen Orientierung an. Von diesem Probenstadium wurde eine cross-section TEM-Aufnahme angefertigt und in Abb. 83 dargestellt. Diese Aufnahme bestätigt die vorher aufgestellte Vermutung. Es ist deutlich ein Bereich (Pfeil) zu erkennen, an dem das abgeschiedene Silizium Kontakt zum Substrat hat. An dieser Stelle ist kein Tunnel-Isolator mehr vorhanden und die Probe ist an dieser Stelle zerstört.



Abb. 80 RHEED-Messung nach einer Siliziumabscheidung bei 550°C. Das RHEED-Bild zeigt keinerlei Struktur.




Abb. 81 RHEED-Messung nach einer Siliziumabscheidung bei 550°C mit anschließender Temperung bis 630°C. (Die Ringe sind durch Pfeile hervorgehoben.)




Abb. 82 RHEED-Messung nach einer Siliziumabscheidung bei 550°C mit anschließender Temperung bis 730°C. (Die Spots sind durch Pfeile hervorgehoben.)

Die Siliziumabscheidung und die nachfolgende Temperung muss daher unter 730°C stattfinden, da sonst die Gefahr besteht, den Tunnel-Isolator zu beschädigen. Obwohl defekte Stellen in der Probe mittels TEM-Messungen gefunden wurden, muss die Probe nicht vollständig zerstört sein. Nachfolgende Messergebnisse zeigen, dass noch funktionsfähige Bereiche auf der Probe existieren (Abschnitt 6.6).




Abb. 83 Cross-section TEM Messung an folgender Probenstruktur: Si-Substrat, 4,2 nm Tunnel-Isolator (SiO₂), 2 nm Silizium (MBE 6 - getempert bis 730°C), 10 nm BTBAS-SiO₂. Bei dem markierten Bereich handelt es sich um Silizium, welches nicht mehr durch einen Isolator von dem Substrat getrennt ist. Dieses Silizium ist in der Kristallstruktur des Substrates rekristallisiert und führt zu den Reflexen im RHEED-Bild (Abb. 82).

Um die Gestalt der Oberfläche der Proben nach der Siliziumabscheidung darzustellen, wurden AFM-Messungen durchgeführt. In Abb. 84 ist eine AFM-Messung der Probe MBE 6 dargestellt. Es sind deutlich Nano-Cluster, welche sich auf einem glatten Untergrund

befinden, zu erkennen. Der Durchmesser der Nano-Cluster beträgt zwischen 30 nm und 50 nm mit einer Nano-Cluster-Höhe von bis zu 10 nm. Die Dichte der Nano-Cluster wird aus dieser Messung auf $1 \times 10^{11} \text{ cm}^{-2}$ abgeschätzt. Aus dieser Messung kann nicht entschieden werden, ob an den Stellen der Nano-Cluster noch der Tunnel-Isolator vorhanden ist. Die elektrischen Eigenschaften, die in Abschnitt 6.6 dargestellt sind, sprechen aber dafür, dass auf der Probe noch funktionsfähige Bereiche vorhanden sind.

Für die Proben MBE 21 und MBE 22, deren AFM-Messungen in Abb. 85 und Abb. 86 dargestellt sind, wurden wesentlich größere Nano-Cluster gefunden. Für die Probe MBE 21 wird eine Nano-Cluster-Größe von über 100 nm gefunden ($\sim 1 \times 10^{10} \text{ cm}^{-2}$), wohingegen die Nano-Cluster-Größe der Probe 22 zwischen 50 und 100 nm ($\sim 5 \times 10^{10} \text{ cm}^{-2}$) liegt.




Abb. 84 Oberflächentopologie dargestellt durch eine AFM-Messung nach der Siliziumabscheidung bei 550°C und anschließender Temperung bei 730°C (MBE 6).




Abb. 85 Oberflächentopologie dargestellt durch eine AFM-Messung nach der Siliziumabscheidung bei 550°C und anschließender Temperung bei 630°C (MBE 21).




Abb. 86 Oberflächentopologie dargestellt durch eine AFM-Messung nach der Siliziumabscheidung bei 630°C und ohne anschließende Temperung (MBE 22).

Die höchsten Nano-Cluster-Dichten konnten bei der niedrigen Abscheidetemperatur und der höchsten Temperatur während der Nachtemperung beobachtet werden. Es ist aber dabei zu beachten, dass die Temperatur während der Nachtemperung nicht zu hoch gewählt werden darf, da dies zur Zerstörung des Tunnel-Isolators führen kann.

Für die weiteren elektrischen Messungen ist die Größe der Nano-Cluster akzeptabel (MBE 6, MBE 21, MBE 22), da die hauptsächlich verwendeten MOS-Kondensatoren Messfelder mit

250 μm Kantenlänge besitzen. Für die Integration in eine moderne Speicherzelle sind diese Nano-Cluster jedoch zu groß. Da die Inselgröße hauptsächlich über die Mobilität der Atome auf der Oberfläche bestimmt wird, muss die Abscheidung von wesentlich kleineren Nano-Clustern bei deutlich reduzierten Temperaturen erfolgen und gegebenenfalls die Keimdichte durch gezielte Änderungen der Oberfläche vergrößert werden, damit Nano-Cluster-Größen von 5 nm erreicht werden können.

Weiterhin wird im nächsten Abschnitt gezeigt, dass AFM-Messungen nicht immer geeignet sind, um Nano-Cluster nachzuweisen. Deswegen können die hier erzielten Dichten allenfalls als Abschätzungen für die unteren Grenzen der Nano-Cluster-Dichten gelten.

6.4.2 Germanium-Nano-Cluster mittels direkter Abscheidung

Die Abscheidung von Germanium wurde ebenfalls mittels Elektronenstrahlverdampfern im UHV durchgeführt. Wiederum wurde versucht, eine amorphe Schicht auf einen thermischen Tunnel-Isolator (4,2 nm) abzuscheiden und nachfolgend durch einen Hochtemperaturschritt kristalline Nano-Cluster zu erzeugen. Der aktuelle Stand der Wissenschaft auf dem Gebiet der Germanium-Nano-Cluster-Abscheidung ist in Abschnitt 3.3.1 dieser Arbeit aufgeführt.

Nachdem mehrere Versuche gescheitert waren, Germanium bei Temperaturen über 400°C abzuscheiden, wurde die Temperatur der Abscheidung auf Raumtemperatur (Probe: MBE 8) herabgesetzt. Danach konnte Germanium auf der Oberfläche nachgewiesen werden. Der Nachweis von Germanium erfolgte über eine AES-Messung, die auch in der UHV-Anlage durchgeführt werden kann.

Um darzustellen, ab welcher Temperatur das Germanium wieder von der Oberfläche abdampft, wurde die Probe nach der Abscheidung einer Temperung mit stufenweise ansteigender Temperatur unterzogen, wobei alle 50°C eine AES-Messung durchgeführt wurde. Das AES-Spektrum für Germanium direkt nach der Abscheidung und nach einer Temperung bis 400°C sind in Abb. 87 dargestellt. Die beiden für Germanium typischen Energiepeaks bei 1147 eV und 1178 eV sind in beiden Messungen deutlich zu erkennen [160]. Die Peakhöhe ist dabei in erster Näherung proportional zur Menge des Germaniums auf der Oberfläche. Da die Peaks in beiden Messungen ungefähr gleich stark ausgeprägt sind (4 Skalenteile und 2 Skalenteile), die Empfindlichkeit bei der Messung nach 400°C um den Faktor 3 erhöht werden musste, kann aus den Messungen geschlossen werden, dass schon ab einer Temperung von 400°C eine größere Menge des Germaniums wieder von der Oberfläche abgedampft ist.




Abb. 87 AES-Messung an einer auf SiO_2 abgeschiedenen Germanium-Schicht. In beiden Aufnahmen sind die für Germanium charakteristischen Peaks bei 1147 eV und 1178 eV gezeigt. Links: direkt nach der Abscheidung bei Raumtemperatur. Rechts: nach einer Temperung bei 400°C. Im Vergleich der beiden Messungen wurde rechts die Empfindlichkeit um den Faktor drei vergrößert

Da 400°C unterhalb der Rekristallisierungstemperatur von Germanium ist, konnte mittels RHEED keine Information über diese Proben gewonnen werden.

Die Gestalt der Oberfläche nach einer Germaniumabscheidung mit anschließender Temperung bei 400°C wird mittels einer AFM-Messung in Abb. 88 dargestellt. Es finden sich große Inseln mit Germanium und Bereiche, in denen das Germanium ganz verschwunden ist. Nur vereinzelt sind kleine Germanium-Nano-Cluster zwischen den großen Inseln zu erkennen.

Andererseits zeigten cross-section TEM-Messungen an Proben, bei denen die Nano-Cluster bei 500°C mit BTBAS- SiO_2 bedeckt worden sind und die Gate-Elektrode aus n^+ -Polysilizium abgeschieden worden ist, dass sich im Isolator wesentlich kleinere Nano-Cluster befinden, als die AFM-Messungen vermuten lassen. In Abb. 89 ist eine Übersichtsaufnahme des Isolators dargestellt. Es ist deutlich zu erkennen, dass sich im Isolator viele kleine Nano-Cluster befinden. Diese Nano-Cluster sind jedoch so klein und so dicht beieinander, dass sie mit dem AFM nicht abgebildet werden können. Eine hochauflösende cross-section TEM-Messung, dargestellt in Abb. 90, zeigt deutlich einen Nano-Cluster aus Germanium mit einem Durchmesser von 5 nm. Durch Interferenz des Elektronenstrahls an den Gitterebenen des Germaniums entstehen die Streifen innerhalb des Nano-Clusters. Daraus lässt sich folgern, dass die Nano-Cluster kristallin sind.




Abb. 88 **Oberflächentopologie der Probe MBE 8 dargestellt durch eine AFM-Messung nach der Germaniumabscheidung bei Raumtemperatur und anschließender Temperung bei 400°C.**

Nachdem Germanium-Nano-Cluster in der Probe MBE 8 nachgewiesen werden konnten, wurden weitere Experimente durchgeführt, die zusätzliche Erkenntnisse über die Reproduzierbarkeit sowie die Entstehung der Nano-Cluster liefern sollten.

Dabei wurde zuerst der Prozess exakt reproduziert (MBE 23). Die Abscheidung (2 nm) fand bei Raumtemperatur statt, anschließend wurde die Probe bis zu 400 °C im UHV getempert. Mittels cross-section TEM-Messungen (hier nicht dargestellt) konnte nach der Abscheidung des BTBAS-SiO₂ kein Germanium im Isolator nachgewiesen werden. Es muss daher gefolgert werden, dass eine nachfolgende Temperung bis 400°C im Einzelfall schon zum Verlust des gesamten Germaniums führen kann und vermieden werden muss.




Abb. 89

Cross-section-TEM Messung an folgender Probenstruktur: Si-Substrat, 4,2 nm Tunnel-Isolator (SiO_2), 2 nm Germanium (MBE 8 - getempert bis 400°C), 10 nm BTBAS- SiO_2 (MBE 8). Es sind eindeutig dunkle Bereiche im Isolator zu erkennen. Bei diesen Bereichen handelt es sich um Germanium-Nano-Cluster, die aufgrund ihrer Größe und Dichte nicht mit dem AFM zu detektieren sind.




Abb. 90

Hochaufgelöste cross-section TEM-Messung an der Probe MBE 8 mit Germanium-Nano-Clustern. Der Durchmesser des Nano-Clusters beträgt 5 nm.

In einem weiteren Versuch (MBE 24) wurde die Germanium-Schicht (2 nm) direkt nach der Abscheidung bei Raumtemperatur ohne nachfolgende Temperung mit BTBAS-SiO₂ bedeckt. In diesem Fall konnten wieder eindeutig Nano-Cluster mittels cross-section TEM nachgewiesen werden (Abb. 91). Diese Nano-Cluster sind jedoch noch nicht vollständig kristallin.




Abb. 91 Cross-section TEM-Messung an der Probe MBE 24 nach der Abscheidung des BTBAS-SiO₂. Bei den dunklen Bereiche innerhalb des Isolators handelt es sich um Germanium. Es sind ca. zehn Nano-Cluster auf 95 nm zu beobachten. Ein Hochrechnung auf die Dichte ergibt Werte im Bereich von $1 \times 10^{12} \text{ cm}^{-2}$.

Es muss davon ausgegangen werden, dass nach der Abscheidung bei Raumtemperatur eine homogene Germanium-Schicht vorliegt. Die Bildung der Nano-Cluster findet bei der Einfahrt in den LPCVD-Reaktor, die bei 500°C durchgeführt wird, oder während der LPCVD-Abscheidung des Isolators statt. Die vollständige Kristallinität wird erst nach der n⁺-Polysilizium-Abscheidung (580°C) bzw. der Aktivierung (1000°C) erreicht.

Mit der hier erzielten Nano-Cluster-Größe von 5 nm sind Dichten im Bereich von $1 \times 10^{12} \text{ cm}^{-2}$ möglich, wie eine Hochrechnung des Ergebnisses aus Abb. 91 deutlich macht: 10 Nano-Cluster auf 95 nm → 100 Nano-Cluster auf 9025 nm² → $\sim 1 \times 10^{12} \text{ cm}^{-2}$. Diese Abschätzung berücksichtigt nicht, dass die Probe aus Abb. 91 eine endlich Dicke hat und die Nano-Cluster deshalb nicht zwangsläufig an der Oberfläche der Probe liegen müssen. Diese Abschätzung stellt also eine maximale Anzahl an Nano-Clustern dar.

Über eine plan-view TEM-Messung an der Probe MBE 24 war es aber möglich, diese Abschätzung zu überprüfen. Die plan-view TEM-Messung ist in Abb. 92 dargestellt. Auf eine Fläche von 756 nm² sind deutlich (durch Pfeile gekennzeichnet) sieben dunklere Bereiche zu erkennen, die den Dichtekontrast der Germanium-Nano-Cluster darstellen. Für den

Germanium-Nano-Cluster in Abb. 92 oben links konnte neben dem Hell-/Dunkel-Kontrast, der von den unterschiedlichen Dichten der Materialien Ge und SiO₂ herrührt, auch die typischen Beugungslinien an den Netzebenen des kristallinen Germanium-Nano-Clusters abgebildet werden. Eine Hochrechnung von 7 Germanium-Nano-Clustern auf 27,5x27,5 nm² ergibt eine Dichte von ca. 1x10¹² cm⁻². Somit wurde der Wert für die Dichte der Germanium-Nano-Cluster aus der Abschätzung durch die Messung im Rahmen der experimentelle Genauigkeit reproduziert.

Unter der Annahme, dass sich 1x10¹² kugelförmige Germanium-Nano-Cluster mit einem Durchmesser von 5 nm pro cm² in der Probe befinden, kann das benötigte Material zu 0,6x10⁻⁷ cm³ abgeschätzt werden. Deponiert wurden aber 2x10⁻⁷ cm³ Germanium. Aus dieser Abschätzung können folgende zwei Schlüsse abgeleitet werden:

1. Eine Nano-Cluster-Dichte von 1x10¹² cm⁻² ist mit der abgeschiedenen Menge Ge durchaus plausibel.
2. Ein Teil des Germaniums geht während des Prozesses verloren oder ist im SiO₂ gelöst.




Abb. 92 Plan-view TEM-Messung an der Probe MBE 24 mit Germanium-Nano-Clustern. Die Pfeile markieren Orte, an denen sich Germanium-Nano-Cluster befinden. Eine Hochrechnung der Dichte ergibt einen Wert im Bereich von 1x10¹² cm⁻².

Der hier vorgestellte Prozess liefert Germanium-Nano-Cluster mit einer Größe und Dichte, die in modernen Speicherbauelementen mit Gatelängen unter 100 nm eingesetzt werden können und erzielt damit für Germanium höhere Nano-Cluster-Dichten, als z. Z. mit CVD-Prozessen [193], [194] oder beim Verdampfen im Hochvakuum [69] erreicht werden.

6.4.3 SIPOS-Schichten zur Nano-Cluster-Herstellung

Ein anderer Ansatz zur Herstellung von Silizium-Nano-Clustern war die Abscheidung einer SiO_x -Schicht, wobei $x < 2$ ist [158]. Die Möglichkeit der Herstellung einer solchen Schicht bietet eine LPCVD-Reaktion zwischen Silan und Lachgas, bei der im Lachgasüberschuss gearbeitet wird. Der aktuelle Stand der Wissenschaft auf dem Gebiet der Silizium-Nano-Cluster-Herstellung aus SIPOS-Schichten ist in Abschnitt 3.3.2 dargestellt.

Im Folgenden beschreibt γ das Verhältnis der Gasflüsse zwischen Lachgas und Silan während der Abscheidung der SiO_x -Schicht, die zur Nano-Cluster-Erzeugung verwendet wird:

$$\gamma = \frac{\text{Lachgas [sccm]}}{\text{Silan [sccm]}} \quad \text{Gl. 42}$$

Nach Abscheidung der SIPOS-Schicht muss eine Nachbehandlung bei Temperaturen über 1000°C unter nicht oxidierender Atmosphäre erfolgen, damit sich in dieser Schicht Bereiche mit kristallinem Silizium ausbilden, die von stöchiometrischem SiO_2 umgeben sind.

Ein Ziel war es, SIPOS-Schichten mit einer Dicke von 8 - 10 nm abzuscheiden. Diese Dicke stellt dann auch eine natürliche Grenze für die Größe der Nano-Cluster in senkrechter Richtung zur Substratgrenzfläche dar. Damit die Prozesszeiten nicht zu kurz wurden, ist die Abscheiderate über der Temperatur bestimmt worden und in Abb. 93 dargestellt. Die Temperatur wurde als Parameter gewählt, da die Abscheiderate bei LPCVD-Prozessen im reaktionsbegrenzten Bereich exponentiell von der Temperatur abhängt [119].




Abb. 93 Darstellung der Abscheiderate eines SIPOS-Prozesses über der Temperatur (weitere Prozessparameter: $\gamma = 0,5$, $p = 200$ mTorr - als Standardparameter wurde 600°C gewählt und durch einen Kreis in dieser Grafik markiert).

Für die weitere Prozessierung wurde immer eine Prozesstemperatur von 600°C gewählt. Um 8 - 10 nm dicke Schichten mit einer Abscheiderate von ca. 2,2 nm/Min. abzuscheiden, sind Zeiten zwischen vier bis fünf Minuten erforderlich. Diese Zeit ist ausreichend, damit sich im Reaktor stabile und reproduzierbare Prozessbedingungen einstellen. Anschließend wurde getestet, inwiefern das Verhältnis der Prozessgase γ Auswirkungen auf die Abscheiderate hat. Es zeigte sich, dass die Abscheiderate mit der Zunahme von γ abnimmt. Die Ergebnisse dieses Versuchs sind in Abb. 94 dargestellt. Auch dieses Ergebnis ist plausibel, da mit zunehmendem γ immer weniger Silizium für die Abscheidung zur Verfügung steht.

Nach der Abscheidung der SIPOS-Schicht erfolgt zur Nano-Cluster-Bildung immer ein Hochtemperaturschritt. Um die genaue Dicke des Gate-Stacks vorhersagen zu können, wurde der Einfluss dieses Hochtemperaturschritts auf die Schichtdicke untersucht. Es ist bekannt, dass es bei Temperaturbehandlungen, die oberhalb der Abscheidetemperatur der Schichten liegt, zu einer Verdichtung und somit zu einer Reduzierung der Schichtdicke kommt [192]. Wie erwartet zeigt sich in Abb. 95 die Reduktion der Schichtdicke, wenn die Schichten bei 1000°C in inerter Atmosphäre annealed werden. Dabei ist die Reduktion der Schichtdicke nach einer Minute fast abgeschlossen. Längere Annealzeiten haben kaum noch Einfluss auf die Schichtdicke.




Abb. 94 Abhängigkeit der Abscheiderate von γ dem Verhältnis N₂O zu Silan (weitere Prozessparameter: T = 600 °C, p = 200 mTorr - als Standardparameter wurde $\gamma = 0,8$ gewählt und durch einen Kreis in dieser Grafik markiert).




Abb. 95 Reduktion der Schichtdicke bei SIPOS-Schichten nach einem post-deposition-anneal. (weitere Prozessparameter: $T = 600\text{ °C}$, $\gamma = 0,2$, $p = 200\text{ mTorr}$ - als Standardparameter wurde eine Temperung von 2 Min. gewählt und durch einen Kreis in dieser Grafik markiert).

Abschließend wurde untersucht, inwiefern durch die Änderung von γ der prozentuale Anteil von Silizium zu SiO_2 in der SIPOS-Schicht verändert werden kann. Das Verhältnis wurde mittels Spektraler Ellipsometrie bestimmt. Für die SIPOS-Schicht wurde ein EMA-Modell aus Silizium und SiO_2 gewählt.

Die Ergebnisse dieses Experiments sind in Abb. 96 dargestellt. Der SiO_2 -Anteil wurde vor und nach einem vier Minuten andauernden Temperaturschritt bei 1000 °C bestimmt. Es zeigt sich, dass es in diesem Prozess möglich ist, den SiO_2 -Anteil durch das Verhältnis der Gasflüsse zwischen 0 und 100 % zu variieren. Für Schichten mit einem SiO_2 -Anteil über 80 % steigt der SiO_2 -Anteil nach dem Hochtemperaturschritt bei 1000 °C leicht an, so dass bei einem γ von 2,25 nach der Temperung die Schicht zu 100 % aus SiO_2 besteht. Ein höheres Fluss-Verhältnis als $\gamma = 2,25$ ist anlagenbedingt am IHW derzeit nicht realisierbar.

Es ist somit möglich, dass nach der Tunneloxidation der restliche Gate-Stack in einem Prozesslauf ausgeführt werden kann. Sowohl die SIPOS-Schicht als auch der Top-Isolator können in demselben LPCVD-Reaktor in situ abgeschieden werden. In dieser Arbeit sind Proben mit SIPOS-Nano-Clustern und verschiedenen Top-Isolatoren hergestellt und charakterisiert worden. Die Ergebnisse sind in Abschnitt 6.6 dargestellt.




Abb. 96 Auswirkung des Gasverhältnisses N₂O/Silan auf den Anteil an SiO₂ in der Schicht vor und nach der Temperung. Das Verhältnis kann kontinuierlich zwischen reinem Silizium und reinem SiO₂ eingestellt werden. Eine Begrenzung ist hier nur durch die MFCs der Anlage gegeben, wodurch das Verhältnis γ auf 2,25 limitiert ist (weitere Prozessparameter: T = 600 °C, p = 200 mTorr - als Standardparameter wurde $\gamma = 0,8$ gewählt und durch einen Kreis in dieser Grafik markiert).

Der Standardprozess zur Nano-Cluster-Herstellung mittels einer SIPOS-Sicht wird mit den in Tab. 9 genannten Parametern durchgeführt. Mit diesem Prozess wird ein Verhältnis zwischen Silizium und SiO₂ von 0,25 erreicht.

Tab. 9 Parameter für die Standard-SIPOS-Abscheidung

Druck	200 mtorr
Temperatur	600 °C
γ	0,8
Silan-Fluss	50 sccm
N ₂ O-Fluss	40 sccm
Temperung	1000°C / 2 min

6.4.4 Nano-Cluster mittels BTBAS

Abschließend wurde untersucht, ob auch in einem BTBAS-Prozess siliziumreiche SiO_x-Schichten zur Nano-Cluster-Herstellung abgeschieden werden können [158]. Dabei erfolgte die Abscheidung immer unter BTBAS-Überschuss auf Si-Substraten. Die Prozessparameter für die Proben 1, 2, 3 und Ref. sind in Tab. 10 aufgeführt. Dabei wurde der Siliziumanteil durch SE-Messungen bestimmt. Das optische Modell für die SiO_x-Schicht wurde nach der EMA-Theorie aus Silizium und SiO₂ berechnet. Wird das Verhältnis des BTBAS-Flusses zum Sauerstofffluss - im Vergleich zur BTBAS-SiO₂-Abscheidung (Probe Ref.) - erhöht, steigt der SiO₂-Anteil nur leicht von 1,5 % auf 2,8 %. Im Fall der Probe 2 wurde der Sauerstoff in der

Reaktion durch N_2O ersetzt. Dadurch wurde schon eine deutliche Erhöhung des Siliziumanteils auf 19 % erreicht. Ein überraschendes Ergebnis wurde für die Probe 3 erzielt. In diesem Experiment wurde neben BTBAS auf ein weiteres Prozessgas verzichtet. Es wurde vermutet, dass, falls es zu einer Abscheidung kommen sollte, es sich um eine Schicht mit sehr hohem Siliziumanteil handelt. Tatsächlich wurde aber nur ein Anteil von 24 % gemessen. Die restlichen 76 % bestehen aus SiO_2 . Wahrscheinlich handelt es sich in der Realität bei der Probe 3 um eine SiN_xC_y -Schicht, deren optische Eigenschaften mit SiO_2 vergleichbar sind, wodurch das verwendete optische Modell zwar eine Auswertung liefert, die Zahlenwerte aber durchaus mit größeren Fehlern behaftet sein können. Um die Struktur der Schichten genauer zu charakterisieren, wurden mehrere AES-Messungen an den Oberflächen der Proben durchgeführt.

Tab. 10 Prozessparameter für die Abscheidung siliziumreicher SiO_x -Schichten mittels BTBAS

	BTBAS	O ₂	N ₂	N ₂ O	Temp.	Zeit	Druck	Anteil Si	Schichtdicke
Probe	[sccm]	[sccm]	[sccm]	[sccm]	[°C]	[Min.]	[mtorr]	[%]	[nm]
1	60	30	30	-	600	50	200	2,8	29
2	60	-	-	30	600	30	200	19	28
3	40	-	-	-	600	20	200	24	23
Ref.	30	80	80	-	500	100	200	1,5	31

Als Vergleich sind in Abb. 97 die AES-Spektren einer HF-gereinigten Siliziumoberfläche a), der Probe Ref. b), der Probe 2 c) und der Probe 3 d) dargestellt. In diesen Messungen sind die Peaks für Silizium (96 und 1621 eV), Kohlenstoff (275 eV), Stickstoff (389 eV) und Sauerstoff (510 eV), soweit sie vorhanden sind, markiert [160]. Auffallend ist, dass trotz der HF-Reinigung, welche das gesamte SiO_2 von der Oberfläche entfernt, ein Sauerstoffsignal, wenngleich auch von wesentlich kleinerer Intensität als bei der Probe Ref., von der Oberfläche erhalten wurde. Außerdem ist das Siliziumsignal der HF-gedippten Oberfläche am stärksten ausgeprägt. Für die Proben 2 und 3 wurden neben Silizium und Sauerstoff auch in beiden Fällen Kohlenstoff und Stickstoff in signifikanten Mengen gefunden. Eine quantitative Auswertung der AES-Messungen ist in Tab. 11 dargestellt. Die Auswertung ergibt, dass die HF-gesäuberte Oberfläche nur zu 78 at. % aus Silizium besteht, wobei der restliche Anteil sich auf Kohlenstoff und Sauerstoff verteilt. Für die Referenzprobe (BTBAS- SiO_2) wird fast ausschließlich Silizium und Sauerstoff gefunden. Das gefundene Verhältnis von Silizium zu Sauerstoff ist jedoch 2 und nicht 0,5, wie es für stöchiometrisches SiO_2 zu erwarten ist und in Abschnitt 6.2.1 dieser Arbeit gefunden wurde. Die Auswertung der AES-Spektren, die das Gerät automatisch ausführt, scheint daher stark fehlerbehaftet zu sein.




Abb. 97 AES-Spektren für folgende Proben:

- a) reines Silizium sofort nach einem HF-Reinigung
- b) Probe Ref.
- c) Probe 2
- d) Probe 3

Tab. 11 Darstellung der chemischen Zusammensetzung der Probenoberfläche, die aus den AES-Messungen ermittelt wurden

	Si	O	C	N
Probe	[at. %]	[at. %]	[at. %]	[at. %]
Silizium (HF-gereinigt)	78,8	3,1	18,2	0,0
Probe Ref.	58,8	35,9	2,5	3,1
Probe 2	64,1	12,3	14,3	9,4
Probe 3	56,7	12,2	15,6	15,4

Für die Proben 2 und 3 wurden ähnliche Siliziumanteile gefunden wie für die Probe Ref. Werden aber die restlichen Anteile verglichen, so scheint der Sauerstoffgehalt in den Proben 2 und 3 deutlich reduziert und dafür der Stickstoff- und Kohlenstoffanteil deutlich erhöht.

Abschließend kann gesagt werden, dass die bisherigen AES-Messungen an den Probenoberflächen nicht eindeutig klären konnten, ob mit den BTBAS-Prozessen siliziumreiche SiO_x -Schichten abgeschieden werden konnten. Aus den AES-Messungen der Oberfläche lässt sich vermuten, dass es sich bei den Proben 2 und 3 um $\text{SiO}_x\text{N}_y\text{C}_z$ -Schichten handelt, wobei die quantitative Analyse im Rahmen dieser Arbeit nicht durchgeführt werden konnten. Weiterhin erscheint die AES-Analyse der Probenoberfläche durch den Kontakt mit

dem Umgebungssauerstoff verfälscht. Deswegen wurde abschließend noch ein element-spezifisches Tiefenprofil mittels AES an Probe 3 durchgeführt. Die Messung ist in Abb. 98 dargestellt. Es ist deutlich zu erkennen, dass alle Grenzflächen (Umgebung/BTBAS-Schicht und BTBAS-Schicht/Substrat), die in Kontakt mit der Umgebungsluft standen, eine erhöhte Sauerstoffkonzentration aufweisen.

Dem Tiefenprofil ist zu entnehmen, dass gegenüber dem Substrat in der gesamten Schicht eine erhöhte Sauerstoff-, Stickstoff- und Kohlenstoffkonzentration zu beobachten ist, wobei das Substrat als Nulllevel dient. Somit erscheint die Schlussfolgerung, die aus den AES-Messungen an der Oberfläche abgeleitet wurde, wonach Probe 3 eine $\text{SiO}_x\text{N}_y\text{C}_z$ -Schicht ist, trotzdem gerechtfertigt.




Abb. 98 AES elementspezifisches Tiefenprofil der Probe 3: deutliche Sauerstofferrhöhung an beiden Grenzflächen, Sauerstoff, Stickstoff und Kohlenstoff sind in der gesamten Schicht nachweisbar

Zusammenfassend kann festgestellt werden, dass die Abscheidung einer siliziumreichen SiO_x -Schicht mittels BTBAS unmöglich erscheint, da aus dem BTBAS-Molekül und dem Restsauerstoff im Reaktor immer Stickstoff, Kohlenstoff und Sauerstoff in die Schicht eingebaut werden können. Diese drei Elemente konnten einwandfrei in der Probe 3 nachgewiesen werden, obwohl neben BTBAS kein weiteres Prozessgas an der Reaktion beteiligt war.

Obwohl die Abscheidung einer SiO_x -Schicht mittels eines BTBAS-Prozesses nicht gelungen ist, wurden die nitridische BTBAS-Schichten als speicherfähige Schichten in einen MOS-Kondensator integriert und elektrisch charakterisiert. Auch wenn es sich nicht um Nano-Cluster-Speicher handelt, so sollte durch den Stickstoffanteil in den Schichten eine Ladungsspeicherung durch Nitrid-Traps vorhanden sein [16]. Die Ergebnisse der elektrischen Charakterisierung sind in Kapitel 6.6 zu finden.

6.5 In-line Prozesskontrolle mit Spektraler Ellipsometrie

In diesem Abschnitt soll untersucht werden, inwieweit die Spektrale Ellipsometrie im Bereich der Nano-Cluster-Erzeugung zur zerstörungsfreien in-line Prozesskontrolle eingesetzt werden kann, um präparativ und anlagentechnisch aufwändige Messungen wie TEM oder RBS zu ersetzen. Für diese Untersuchung stehen neben den Nano-Cluster-Proben, die mittels direkter Abscheidung erzeugt wurden, auch Proben zur Verfügung, bei denen die Nano-Cluster durch Ionenimplantation [49] hergestellt wurden. Als Materialien für die Nano-Cluster wurden Silizium und Germanium untersucht.

6.5.1 Optisches Modell

Die anspruchsvollste Aufgabe bei der Auswertung von SE-Messergebnissen ist die Erstellung eines optischen Modells, welches die Proben physikalisch repräsentiert und aus dem die relevanten Daten extrahiert werden können.

Im Fall der Nano-Cluster-Speicher besteht die Schwierigkeit darin, die Umgebung, in der sich die Nano-Cluster befinden, optisch zu beschreiben. Meist wird dazu die Theorie eines effektiven Mediums (EMA) angewendet, wobei zwei oder mehrere Medien quasi gemischt werden [50], [161]. Ein Vorteil dieser Methode ist, dass das Mischungsverhältnis an die tatsächlichen Gegebenheiten angepasst werden kann.

Zur optischen Beschreibung der Silizium- bzw. Germanium-Nano-Cluster können EMA-Modelle aus Silizium bzw. Germanium, SiO_2 und Leerstellen (voids) herangezogen werden. Die Mischung mit SiO_2 wird eingesetzt, wenn die Nano-Cluster schon vollständig mit SiO_2 umgeben sind. Sind die Nano-Cluster auf einer Oberfläche abgeschieden worden und noch nicht in den Isolator eingebettet, kann ein EMA-Modell aus Silizium bzw. Germanium und Leerstellen eingesetzt werden. Die Modellbildung ist in Abb. 99 dargestellt.




Abb. 99 Darstellung der realen Nano-Cluster-Proben mit dem dazugehörigen optischen Modell, wie es bei der Spektralen Ellipsometrie zum Einsatz kommt.

Dieses Verfahren ist bereits für Proben mit Silizium-Nano-Clustern erfolgreich angewendet worden. Aus den Messungen konnte z. B. die Temperatur bestimmt werden, ab der die Nano-Cluster eine sehr hohe Kristallinität aufweisen [50]. Eine andere Forschergruppe geht sogar soweit, dass sie die durchschnittliche Nano-Cluster-Größe aus den Ergebnissen der SE-Messung berechnet. Dabei wird die effektive Siliziumschichtdicke aus dem EMA-Modell berechnet und in einen mittleren Nano-Cluster-Durchmesser umgerechnet [161]. Für dieses Verfahren muss jedoch die Dichte der Nano-Cluster bekannt sein, weshalb neben der SE auch noch andere Messmethoden zur Bestimmung der Dichte der Nano-Cluster zum Einsatz kommen müssen. Außerdem wurde dieses Verfahren zur Charakterisierung von abgeschiedenen Nano-Clustern angewendet, die keine kugelförmige sondern halbkugelförmige Gestalt besitzen, wodurch die Berechnung an sich schon eine gewisse Ungenauigkeit aufweist. Die folgenden Ergebnisse zeigen, dass die Leistungsfähigkeit der SE in [161] überschätzt wird.

In einer weiteren Arbeit wurde während der gesamten Siliziumabscheidung die Veränderung der Ellipsometerwinkel bei einer Wellenlänge von 340 nm beobachtet [61]. Aus diesen Daten konnte die Verzögerung der Abscheidung sowie das Zusammenwachsen der Nano-Cluster entnommen werden. Zur Auswertung ihrer SE-Daten wurden nach der EMA-Theorie kristallines und amorphes Silizium mit Leerstellen gemischt.

In einer Arbeit aus 2003 wird dargelegt, dass die EMA-Theorie eigentlich nicht geeignet ist, Nano-Cluster-haltige Schichten optisch zu beschreiben. Die Verfasser benutzen eine Theorie, in der die Lichtstreuung durch die Nano-Cluster berücksichtigt wird [162]. Diese Aussage ist bei Kenntnis der vorher erwähnten Literatur sowie den nachfolgenden Ergebnissen unverständlich. Bei genauerer Untersuchung der Arbeit [162] stellt man fest, dass die Probe, die untersucht wurde, sehr inhomogen ist. Außerdem wurden im EMA-Modell Mischungsverhältnisse nicht variiert, bei denen nicht klar ersichtlich ist, ob diese eindeutig aus der TEM-Messung extrahiert werden konnten.

Im Folgenden werden mit Hilfe der EMA-Theorie ähnliche optische Modelle, wie sie auch in den Arbeiten [50] und [161] zur Anwendung kommen, für Proben mit Silizium- und Germanium-Nano-Cluster erstellt und zur Auswertung benutzt. Die Nano-Cluster sind dabei entweder vergraben oder unbedeckt.

6.5.2 Untersuchung von implantierten Nano-Clustern mit SE

Für die Ionenimplantation wurde ein Isolator (SiO_2) mit einer Schichtdicke von 22 nm verwendet, der mittels thermischer Oxidation hergestellt wurde. Um den Einfluss der vorher festgelegten Prozessparameter während der Ionenimplantation auf die Probe deutlich zu

machen, wurde sowohl für Silizium als auch für Germanium mit zwei verschiedenen Dosen und mit zwei verschiedenen Energien implantiert. Zur Formierung der Nano-Cluster wurden alle Proben bei 1050°C zwei Minuten getempert. Eine Übersicht der untersuchten Proben ist in Tab. 12 gegeben. Für jede Implantationsenergie wurde eine Simulation der Verteilung der implantierten Spezies mit SRIM 2003 [166] durchgeführt.

Tab. 12 Übersicht der untersuchten Proben, bei denen Nano-Cluster durch Ionenimplantation erzeugt wurden

Name	Material	Energie [keV]	Dosis [cm^{-2}]
Imp 2	Ge	12	$5,0 \times 10^{15}$
Imp 4	Ge	12	$1,5 \times 10^{16}$
Imp 6	Ge	18	$5,0 \times 10^{15}$
Imp 8	Ge	18	$1,5 \times 10^{16}$
Imp 12_2	Si	6	$7,0 \times 10^{15}$
Imp 12_4	Si	6	$2,0 \times 10^{16}$
Imp 13_2	Si	10	$7,0 \times 10^{15}$
Imp 13_4	Si	10	$2,0 \times 10^{16}$
Imp 9	ohne		

Für die Auswertung der Ellipsometer-Spektren wurde für die Germanium-Implantation das Modell in Abb. 100 entwickelt. Die Nano-Cluster im Isolator werden durch eine Schicht beschrieben, die nach der EMA-Theorie aus SiO_2 und Germanium erstellt wurde. In diesem Modell wird sowohl die Schichtdicke als auch das Verhältnis zwischen SiO_2 und Germanium angepasst. Über und unter der Schicht, die die Nano-Cluster repräsentiert, befinden sich zwei SiO_2 -Schichten, bei denen jeweils die Dicke angepasst wird. Es hat sich gezeigt, dass die Modellierung deutlich verbessert werden kann, wenn zwischen dem Siliziumsubstrat und dem unteren Isolator noch eine Schicht aus Silizium-Germanium angenommen wird. Inwiefern diese Zwischenschicht physikalisch gerechtfertigt ist, wird in den SRIM 2003 Simulationen in Abb. 101 und Abb. 102 deutlich. In diesen Simulationen wird die Ionenimplantation von Germanium bei 12 keV und 18 keV in einen Schichtstapel aus 22 nm SiO_2 und 20 nm Silizium berechnet. In beiden Fällen ist sowohl die Ionen-Reichweite als auch eine Projektion der Trajektorien (rot) mit den sowie den dazugehörigen Schädigungen im Target (SiO_2 grün / Silizium blau) dargestellt. Die mittlere Reichweite liegt für eine Implantationsenergie von 12 keV bzw. 18 keV bei 13,5 nm bzw. 17,8 nm. Damit liegt in beiden Fällen das Implantationsmaximum näher am Substrat als an der Probenoberfläche.

Für beide Implantationsenergien erreicht ein Teil des implantierten Germaniums das Substrat. Im Falle der kleineren Energie durchdringen 4 % des Germaniums den Isolator und landen im Substrat. Für die höhere Energie sind es schon 23 %. Beide Werte wurden aus der Simulation mit SRIM 2003 ermittelt.




Abb. 100 Modell zur Auswertung der Ellipsometer-Spektren für die Proben mit Germanium-Implantation

Durch die Simulation der Germanium-Implantation erscheint die Annahme einer Silizium-Germanium-Zwischenschicht im Modell zur Auswertung der Spektralen Ellipsometrie gerechtfertigt.

Eine Übersicht der erzielten Ergebnisse ist in Tab. 13 dargestellt. Bei allen Proben kommt das optische Modell aus Abb. 100 bestehend aus vier Schichten zwischen dem Substrat und der Umgebungsluft zum Einsatz.




Abb. 101 SRIM 2003 Simulation der Ionenimplantation von Ge bei 12 keV in einen Schichtstapel aus 22 nm SiO₂ und 20 nm Silizium. Links: Berechnete Ionenreichweite, rechts: die Projektion der Germanium-Trajektorien (rot) sowie der Schäden im Target (grün im SiO₂ und blau im Silizium)




Abb. 102 SRIM 2003 Simulation der Ionenimplantation von Ge bei 18 keV in einen Schichtstapel aus 22 nm SiO₂ und 20 nm Silizium. Links: Berechnete Ionenreichweite, rechts: Projektion der Germanium-Trajektorien (rot) sowie der Schäden im Target (grün im SiO₂ und blau im Silizium)

Für alle Proben wurde die Dicke des Isolators (Addition der Dicke der beiden SiO₂-Schichten sowie der Mischschicht) berechnet. Dabei ergab sich für alle Proben eine leichte Erhöhung der Ausgangsschichtdicke. Diese Tatsache erscheint physikalisch plausibel, da bei der Ionenimplantation zusätzliches Material in den Isolator eingebracht wird. Außerdem fällt bei der geringeren Dosis, für alle Proben die Dickenzunahme geringer aus als für die größere Dosis.

Weiterhin wurde der Germaniumanteil im Isolator berechnet, indem der prozentuale Anteil des Germaniums mit der Schichtdicke der EMA-Schichtdicke multipliziert wurde.

Auch für diese Werte ergibt sich wieder ein konsistentes Bild, da für die höheren Dosen immer eine größere Germanium-Schicht errechnet wird. Auffällig ist die Probe Imp 2 (vgl. Tab. 12), bei der kein Germanium im Isolator optisch nachgewiesen werden konnte. Berechnet man nun die Dosis, die im Isolator verblieben ist, aus den Ergebnissen der Spektralen Ellipsometrie, indem der Wert für die Schichtdicke des Germaniums mit seiner Dichte von $4,4 \times 10^{22} \text{ cm}^{-3}$ multipliziert wird, so können keine exakten Übereinstimmungen zu den tatsächlichen Implantationsdosen festgestellt werden. Es ist daher fraglich, ob die Spektrale Ellipsometrie leistungsfähig genug ist, um aus den Messergebnissen durchschnittliche Nano-Cluster-Größen zu ermitteln, wie es in [161] durchgeführt wurde.

Wird nun die Dicke der Silizium-Germanium-Schicht am Interface zum Substrat betrachtet, so wird deutlich, dass die Schichtdicke mit zunehmender Dosis und Energie zunimmt. Weiterhin spricht auch der niedrige MSE-Wert dafür, dass es sich hier um eine physikalisch sinnvolle Modellierung der Messdaten handelt.

Abschließend kann gesagt werden, dass die Spektrale Ellipsometrie geeignet ist, im Falle der Germanium-Implantation die Prozessparameter Dosis und Energie zu überwachen, eine quantitative Bestimmung der Dosis ist aber nicht möglich.

Um die Qualität der Modellierung sowie den Einfluss der verschiedenen Prozessstadien zu verdeutlichen, sind in Abb. 103 für die Probe Imp 8 (vgl. Tab. 12) Messergebnisse der Spektralen Ellipsometrie vor und nach der Temperung im Vergleich zum Referenzspektrum der Probe Imp 9 sowie die Ergebnisse der Modellierung dargestellt. Hierbei wird deutlich, dass es über dem gesamten spektralen Bereich keine signifikanten Abweichungen zwischen den modellierten und gemessenen Daten gibt.

Für die Auswertung der Proben, bei denen Silizium implantiert worden ist, wurde zuerst versucht, ein ähnliches Modell wie im Fall des Germaniums aufzubauen. Als Erstes entfällt die Mischschicht am Interface zwischen Isolator und Substrat. Da in diesem Fall Silizium in

ein Siliziumsubstrat implantiert wird, sollte es nach der Ausheilung keinen Unterschied zu dem Zustand vor der Ionenimplantation geben.

Tab. 13 Übersicht über die Ergebnisse der Auswertung der Spektralen Ellipsometrie sowie der SRIM 2003 Simulationen für die Germanium-Implantation

Probe	Dicke des Isolators [nm]	Dicke der EMA-Schicht [nm]	Anteil des Germaniums in der EMA-Schicht [%]	Ge-Schicht im Isolator [nm]	Mischschicht zwischen Isolator und Substrat [nm]	MSE	Errechnete Dosis im Isolator [10^{15} cm^{-2}]	Transmittierte Teilchen ins Substrat SRIM 2003 [%]
Referenz								
Imp 9	22,20			keine	keine	< 0,200	0,0	
Germanium								
Imp 2	23,23	0,00	0,0	0,00	1,50	0,083	0,0	4
Imp 4	24,19	7,01	24,5	1,70	3,00	0,080	7,5	4
Imp 6	23,74	1,10	34,0	0,37	2,65	0,091	1,6	23
Imp 8	23,98	6,67	23,7	1,58	12,28	0,089	6,9	23

Aus diesem Grund wurde für die Modellierung des Siliziums zuerst ein Modell aus drei Schichten gewählt. Wiederum wurde eine Schicht nach der EMA-Theorie bestehend aus Silizium und SiO_2 von zwei Isolatoren aus SiO_2 eingerahmt. Als Parameter für die Anpassung dienen die Schichtdicken der einzelnen Lagen sowie das Verhältnis von Silizium zu SiO_2 in der EMA-Schicht. Es zeigte sich jedoch, dass sich für die beiden Isolatordicken, die über bzw. unter der EMA-Schicht liegen, keine plausiblen Werte hinsichtlich der Implantationsparameter ergaben. Die Ionenreichweite sowie die Projektion der Trajektorien mit dem dazugehörigen Schaden im Target für die beiden Implantationsenergien von 6 keV und 10 keV sind in Abb. 104 und Abb. 105 dargestellt. Bei einer Implantationsenergie von 6 keV bzw. 10 keV beträgt die mittlere Reichweite 11,0 nm bzw. 17,0 nm.




Abb. 103 Darstellung der Ellipsometer-Spektren für Probe Imp 8 vor und nach dem Anneal im Vergleich zur Referenzprobe Imp 9. Die Punkte sind aus dem optischen Modell berechnet worden und weisen über den gesamten Spektralbereich keine signifikanten Abweichungen von der Messung auf.

Weiterhin konnte festgestellt werden, dass die Werte für diese Schichtdicken der drei Schichten bei mehrmaliger Regression stark variierten. Lässt man hingegen die beiden Isolatoren weg und modelliert die Probe nur durch eine einzelne Schicht, die mittels der

EMA-Theorie aus Silizium und SiO₂ berechnet wird, so können die gemessenen Spektren mit gleicher Genauigkeit modelliert werden.

Die beiden äquivalenten optischen Modelle sind in Abb. 106 dargestellt. Die Ergebnisse der mittels Spektraler Ellipsometrie gewonnenen Daten sind in Tab. 14 aufgeführt. Wie es auch schon im Falle der Germanium-Implantation beobachtet wurde, sind die Schichtdicken nach der Silizium-Implantation gegenüber der Referenzprobe leicht erhöht.

Der Unterschied zwischen den Schichtdicken, die mit den beiden verschiedenen optischen Modellen errechnet wurde, ist niemals größer als 10 %, so dass die Äquivalenz gezeigt ist. Für alle Proben wurde wiederum der Siliziumanteil, der sich im Isolator befindet aus dem Produkt Anteil des Siliziums in der EMA-Schicht multipliziert mit der errechneten Schichtdicke berechnet. Es zeigt sich wiederum, dass die Proben mit höherer Implantationsdosis mehr Silizium im Isolator enthalten. Dabei liefert die Berechnung aus den unterschiedlichen Modellen nahezu identische Werte.




Abb. 104 SRIM 2003 Simulation der Ionenimplantation von Si bei 6 keV in einen Schichtstapel aus 22 nm SiO₂ und 20 nm Silizium. Links: Berechnete Ionenreichweite, rechts: die Projektion der Silizium-Trajektorien (rot) sowie der Schäden im Target (grün im SiO₂ und blau im Silizium)




Abb. 105 SRIM 2003 Simulation der Ionenimplantation von Si bei 10 keV in einen Schichtstapel aus 22 nm SiO₂ und 20 nm Silizium. Links: Berechnete Ionenreichweite, rechts: die Projektion der Silizium-Trajektorien (rot) sowie der Schäden im Target (grün im SiO₂ und blau im Silizium)




Abb. 106 Modell zur Auswertung der Ellipsometer-Spektren für die Proben mit Silizium-Implantation. Es stellte sich heraus, dass beide Modelle die Messdaten beschreiben können.

Tab. 14 Übersicht über die Ergebnisse der Auswertung der Spektralen Ellipsometrie sowie der SRIM 2003 Simulationen für die Silizium-Implantation

Probe	Dicke des Isolators [nm]	Modell	Dicke der EMA-Schicht [nm]	Siliziumanteil in der EMA-Schicht [%]	Silizium-Schicht im Isolator [nm]	Mischschicht zwischen Isolator und Substrat	MSE	Errechnete Dosis im Isolator [10^{15} cm^{-2}]	Transmittierte Teilchen ins Substrat [%]
Referenz									
Imp 9	22,20				keine	keine	< 0,200	0,0	
Silizium									
Imp 12_2	24,33	3-Schicht	3,37	47,70	1,78	keine	0,140	8,9	2
Imp 12_2	22,80	1-Schicht	22,80	5,20	1,19	keine	0,184	6,0	2
Imp 12_4	25,94	3-Schicht	8,22	37,22	3,06	keine	0,107	16,0	2
Imp 12_4	23,04	1-Schicht	23,04	21,10	4,86	keine	0,276	24,3	2
Imp 13_2	23,22	3-Schicht	5,10	25,50	1,30	keine	0,089	6,5	22
Imp 13_2	22,44	1-Schicht	22,40	5,60	1,27	keine	0,104	6,4	22
Imp 13_4	23,12	3-Schicht	21,44	14,20	3,05	keine	0,119	15,3	22
Imp 13_4	23,00	1-Schicht	23,00	13,20	3,04	keine	0,094	15,2	22

Ein Vergleich der realen Implantationsdosis mit der aus der Ellipsometrie berechneten Implantationsdosis, bei der die effektive Siliziumschichtdicke im Isolator mit der Dichte von Silizium ($5 \times 10^{22} \text{ cm}^{-2}$) multipliziert wird, zeigt wieder keine Übereinstimmung. Es werden nur die Tendenzen richtig beschrieben, d. h., für höhere Dosen wird mehr Silizium im Isolator gefunden. Deswegen ist es auch im Falle der Silizium-Nano-Cluster fraglich, ob aus diesen Ergebnissen durchschnittliche Nano-Cluster-Größen berechnet werden können, wie es in [161] durchgeführt wurde.

Auch für die Silizium-Implantation sind bei der Auswertung der Spektren die MSE-Werte klein, so dass eine Verwendung des vorgestellten optischen Modells physikalisch sinnvoll erscheint.

Zur Verdeutlichung dieses Sachverhalts sind die Messergebnisse der Spektralen Ellipsometrie für eine Probe mit Silizium-Implantation vor und nach dem Anneal im Vergleich zu der Referenzprobe sowie die Modellierung der Messwerte mit Hilfe des optischen Modells in Abb. 107 dargestellt. Auch für Silizium repräsentiert das optische Modell die Messung über den gesamten spektralen Bereich.




Abb. 107 Darstellung der Ellipsometer-Spektren für die Probe Imp 13_4 vor und nach dem Anneal im Vergleich zur Referenzprobe Imp 9. Die Punkte sind aus dem optischen Modell berechnet worden und weisen über den gesamten Spektralbereich keine signifikanten Abweichungen von der Messung auf.

Abschließend wurde die mittels SE berechnete Schichtdicke der Probe Imp 12_2 mit der Schichtdicke, die aus TEM-Messung ermittelt wurde, verglichen. Die cross-section TEM-Messung an der Probe Imp 12_2 ist in Abb. 108 dargestellt. Als Maßstab wird der Gitterebenenabstand des Siliziumsubstrat verwendet. Der Abstand zwischen den Punktreihen beträgt 0,314 nm. Mit Hilfe dieses Maßstabes wurde eine Schichtdicke für die SiO₂-Schicht von 22,6 nm ±0,6 nm bestimmt. Der Fehler wurde unter der Annahme errechnet, dass bei der graphischen Auswertung der Schichtdicken Fehler bis zu 2,5 % auftreten können. Es existiert eine hervorragende Übereinstimmung mit der Schichtdicke von 22,8 nm, die mittels SE bestimmt wurde.




Abb. 108 Hochaufgelöste cross-section TEM-Messung an der Probe Imp 12_2_T2: Die ermittelte Isolator-Schichtdicke liegt bei 22,6 nm ±0,6 nm. Der Fehler resultiert aus der Annahme, dass bei der graphischen Auswertung der TEM-Messung eine Unsicherheit von 2,5 % vorliegt. Im Vergleich dazu wurde unabhängig mittels SE eine Schichtdicke von 22,8 nm bestimmt.

6.5.3 Untersuchung der abgeschiedenen Nano-Cluster

Eine wesentlich einfachere Situation ergibt sich, wenn die Nano-Cluster über ein Abscheideverfahren erzeugt werden, da nach jedem Prozessschritt (Herstellung des Tunnel-Isolators, Nano-Cluster-Abscheidung und Top-Isolator-Abscheidung) Messungen durchgeführt werden können. Gegebenenfalls kann jeder Einzelprozess mittels Monitorwafern getrennt überwacht werden.

In dieser Arbeit wurde Silizium oder Germanium in einer MBE-Anlage auf einem Tunnel-Isolator von 4,2 nm Dicke im UHV aufgedampft. Es wurde jeweils 2 nm Germanium bzw. Silizium abgeschieden. Anschließend wurde der Top-Isolator mit einer Dicke von 8,6 nm abgeschieden. Sowohl die Dicke des Tunnel-Isolators als auch die Dicke des Top-Isolators wurden mittels Monitorwafern kontrolliert.

Die optischen Modelle zur Beschreibung der Ellipsometer-Spektren in den verschiedenen Stadien des Prozesses sind sowohl für die Silizium-Nano-Cluster als auch für die Germanium-Nano-Cluster in Abb. 109 dargestellt.

Optische Modelle:




Abb. 109 Optische Modelle zur Auswertung der SE-Ergebnisse in unterschiedlichen Stadien der Prozessierung. Die Nano-Cluster werden direkt nach der Abscheidung durch ein EMA-Modell aus Luft und Silizium bzw. Germanium beschrieben. Nach der Abdeckung der Nano-Cluster mit SiO_2 werden die optischen Eigenschaften mit einem EMA-Modell aus SiO_2 und Silizium bzw. Germanium beschrieben.

Hierbei wird das optische Modell immer weiter ergänzt, bis der vollständige Isolator-Stapel vorliegt. Mit diesen Modellen wurden Proben mit Silizium- und Germanium-Nano-Clustern charakterisiert und die Ergebnisse sind in Tab. 15 zusammengefasst.

Die Isolatorstärken des Tunnel-Isolators und des Top-Isolators wurden separat bestimmt und danach nicht mehr als Parameter zur Variation freigegeben. Nach der Abscheidung liegen die effektiven Schichtdicken für das abgeschiedene Silizium (1,3 nm) und Germanium (1,4 nm) leicht unter der nominellen Schichtdicke, die für beide Proben 2 nm beträgt. Diese Diskrepanzen können durch Unsicherheiten in der Aufwachsrate, der Wachstumstemperatur sowie in den optischen Modellen für das Silizium und das Germanium hervorgerufen werden.

Nach der Abscheidung des Top-Isolators ist deutlich zu erkennen, dass es für die Silizium-Probe keine signifikanten Veränderungen in der Mischschicht gegeben hat, wohingegen der Germaniumanteil der Probe MBE 24 deutlich gesunken ist. Dieses Ergebnis ist damit zu erklären, dass Germanium während des Einschleusens in den Reaktor zur Top-Isolator-Abscheidung, die bei 500°C durchgeführt wird, von der Oberfläche der Probe verdampfen kann. Die Silizium-Probe bleibt hingegen bei dieser Temperaturbelastung unverändert. Ein Einfluss des Umgebungssauerstoffs auf die unbedeckten Silizium- bzw. Germanium-Nano-Cluster-Proben konnte mittels SE nicht festgestellt werden. Es muss davon ausgegangen werden, dass die Oxidation der Oberfläche der Nano-Cluster durch die verwendeten optischen Modelle nicht dargestellt werden kann.

Tab. 15 Ergebnisse, die bei der Auswertung der SE-Messungen an Proben mit abgeschiedenen Silizium- und Germanium-Nano-Clustern erzielt wurden

Probenstadium:	Schichtdicke	Zusammensetzung
	[nm]	[%]
Tunnel-Isolator (vor Nano-Cluster-Abscheidung)	4,2	SiO ₂ : 100
Top-Isolator (Monitorwafer)	8,6	SiO ₂ : 100
nach der Germanium Abscheidung		
EMA: Germanium/Leerstellen	2,7	Ge:52 / Leer:48
Tunnel-Isolator	4,2	SiO ₂ : 100
nach der Silizium Abscheidung		
EMA: Silizium/Leerstellen	5,2	Si:25 / Leer:75
Tunnel-Isolator	4,2	SiO ₂ : 100
Germanium Probe MBE 24: nach der Top-Isolator-Abscheidung		
Inter-Cluster-Isolator	8,6	SiO ₂ : 100
EMA: Germanium/SiO ₂	2,1	Ge:28/ SiO ₂ :72
Tunnel-Isolator	4,2	SiO ₂ : 100
Silizium Probe MBE 21: nach der Top-Isolator-Abscheidung		
Inter-Cluster-Isolator	8,6	SiO ₂ : 100
EMA: Silizium/SiO ₂	5,6	Si:25 / SiO ₂ :75
Tunnel-Isolator	4,2	SiO ₂ : 100




Abb. 110 Darstellung der Ellipsometer-Spektren im Vergleich mit den modellierten Ergebnissen der Probe MBE 24 mit Germanium-Nano-Clustern

In Abb. 110 und Abb. 111 ist ein Vergleich der SE-Messergebnisse mit den modellierten Werten des vollständigen Isolator-Stapels für Germanium und Silizium dargestellt. Mit dem vorgestellten optischen Modell ist es möglich, die Spektren über den gesamten Wellenlängenbereich zu beschreiben. In Abb. 112 ist eine cross-section TEM-Aufnahme in Hochauflösung der Probe MBE 24 zur Verifikation dargestellt. Auch hier zeigt sich wieder eine hervorragende Übereinstimmung zwischen den SE- und TEM-Ergebnissen, wobei SE 14,9 nm und TEM 15,6 nm für die Gesamtdicke des Isolator-Stapels liefern. Der Fehler in beiden Messmethoden wird auf 0,5 nm abgeschätzt.




Abb. 111 Darstellung der Ellipsometer-Spektren im Vergleich mit den modellierten Ergebnissen der Probe MBE 21 mit Silizium-Nano-Clustern




Abb. 112 **Hochaufgelöste cross-section TEM-Aufnahme der Germanium-Probe MBE 24: Im Isolator sind deutlich drei Bereiche zu erkennen, wobei die mit TEM und SE ermittelten Schichtdicken zum Vergleich angegeben sind:**

1) Tunnel-Isolator	TEM: 4,7 nm	SE: 4,2 nm
2) Nano-Cluster-haltige Schicht	TEM: 2,8 nm	SE: 2,1 nm
3) Top-Isolator	TEM: 8,1 nm	SE: 8,6 nm

6.5.4 Abschließende Bemerkung zur Spektralen Ellipsometrie

Nach Auswertung der Messergebnisse an Isolatoren mit Nano-Clustern erscheint es sinnvoll, die Spektrale Ellipsometrie im Bereich der zerstörungsfreien in-line Prozesskontrolle für die Nano-Cluster-Herstellung einzusetzen. Für den Fall, dass die Nano-Cluster durch Ionenimplantation hergestellt werden, ist es möglich, den Einfluss verschiedener Materialien bzw. Implantationsdosen und -energien zu überwachen. Die Empfindlichkeit ist dabei für Germanium deutlich größer als für Silizium, wenn als Isolator SiO_2 verwendet wird.

Für den Fall, dass die Nano-Cluster mittels Abscheidung erzeugt werden, ist der Prozess noch problemloser zu überwachen, da eine SE-Messung nach jedem Teilschritt der Gate-Stack-Herstellung (Herstellung des Tunnel-Isolators, Nano-Cluster-Abscheidung, Top-Isolator-Abscheidung) möglich ist.

Die hier vorgestellten Ergebnisse verifizieren, dass die optischen Eigenschaften einer Schicht mit Nano-Clustern durch ein EMA-Modells eindeutig beschrieben werden. Damit wurde aufgezeigt, dass mit Hilfe von SE ohne aufwändige Herstellung von Teststrukturen Isolatoren mit Nano-Clustern zerstörungsfrei analysiert werden können.

6.6 Elektrische Charakterisierung der Nano-Cluster-Speicher

Für die elektrische Charakterisierung wurden MOS-Kondensatoren mit Nano-Clustern zur Untersuchung mittels I(U)- und C(U)-Messungen hergestellt. Eine Übersicht der verschiedenen Probenstrukturen sowie der charakterisierten Proben ist in Abb. 113 bzw. in Tab. 16 gegeben.




Abb. 113 Übersicht der verschiedenen Probenstrukturen für die elektrische Charakterisierung

Dabei wurden die Probenserien in drei Gruppen eingeteilt:

1. Proben mit kontinuierlichen Speicherschichten (Floating-Gate, Nitrid-Speicher),
2. Proben, bei denen die Nano-Cluster durch Abscheidung erzeugt wurden,
3. Proben, bei denen die Nano-Cluster durch Ionenimplantation erzeugt wurden.

Innerhalb der Probenserien wurden außerdem die Materialien, aus denen die Nano-Cluster bzw. das Floating-Gate besteht, sowie der LPCVD-Isolator zwischen den Nano-Clustern und der Gate-Elektrode variiert.

Tab. 16 Übersicht über die verschiedenen MOS-Kondensatoren, an denen elektrische Messungen durchgeführt wurden.

	Floating-Gate	Nitrid-Speicher	
Aufbau\Name	nfloat 1	MB 4	MB 7
Tunnel-Isolator	4,2 nm th. Ox.	4,2 nm th. Ox.	4,2 nm th. Ox.
Floating-Gate kontinuierlich	73 nm n ⁺ -Poly-Si	8,9 nm BTBAS Prozess Probe 3 aus Tab. 10	8,0 nm BTBAS+N ₂ O Prozess Probe 2 aus Tab. 10
Inter-Cluster-Isolator	8,6 nm BTBAS-SiO ₂ Prozess Probe Ref. aus Tab. 10	8,6 nm BTBAS-SiO ₂ Prozess Probe Ref. aus Tab. 10	8,6 nm BTBAS-SiO ₂ Prozess Probe Ref. aus Tab. 10
n ⁺ -Poly-Gate 1000°C Aktivierung	ja	ja	ja
Al-Rückkontakt	ja	ja	ja

th. Ox. - thermische Oxidation

Aufbau/Name	Abscheidung von Nano-Clustern							
	Referenz		Silizium		Germanium		SIPOS	
	MBE 9	MBE Ref.	MBE 6	MBE 21,22	MBE 8	MBE 24	Stack 1	MB 5
Tunnel-Isolator	4,2 nm th. Ox.	4,2 nm th. Ox.	4,2 nm th. Ox.	4,2 nm th. Ox.	4,2 nm th. Ox.	4,2 nm th. Ox.	4,2 nm th. Ox.	4,2 nm th. Ox.
Nano-Cluster	keine	keine	2 nm UHV-A.	2 nm UHV-A.	2 nm UHV-A.	2 nm UHV-A.	7,7 nm SIPOS	6,1 nm SIPOS
Inter-Cluster-Isolator	11,2 nm BTBAS-SiO ₂ Prozess Probe Ref. aus Tab. 10	8,6 nm BTBAS-SiO ₂ Prozess Probe Ref. aus Tab. 10	11,2 nm BTBAS-SiO ₂ Prozess Probe Ref. aus Tab. 10	8,6 nm BTBAS-SiO ₂ Prozess Probe Ref. aus Tab. 10	11,2 nm BTBAS-SiO ₂ Prozess Probe Ref. aus Tab. 10	8,6 nm BTBAS-SiO ₂ Prozess Probe Ref. aus Tab. 10	15,2 nm SIPOS-SiO ₂ Prozess aus Abb. 96	8,6 nm BTBAS-SiO ₂ Prozess Probe Ref. aus Tab. 10
n ⁺ -Poly-Gate 1000°C Aktivierung	ja	ja	ja	ja	ja	ja	ja	ja
Substratdotierung Widerstand [Ωcm]	n 1-10	n 1-10	n 1-10	n 1-10	n 1-10	n 1-10	n 1-10	n 1-10
Al-Rückkontakt	ja	ja	ja	ja	ja	ja	ja	ja

th. Ox. - thermische Oxidation
UHV-A. - Audampfen im UHV

Aufbau/Name	Nano-Cluster durch Implantation								
	Referenz	Silizium				Germanium			
	Imp 9	Imp 12 2	Imp 12 4	Imp 13 2	Imp 13 4	Imp 2	Imp 4	Imp 6	Imp 8
Isolatordicke SiO ₂ vor Implant. [nm]	22,2	22,2	22,2	22,2	22,2	22,2	22,2	22,2	22,2
Energie [keV]	keine	6	6	10	10	12	12	18	18
Dosis [cm ⁻²]	keine	7x10 ¹⁵	2x10 ¹⁶	7x10 ¹⁵	2x10 ¹⁶	5x10 ¹⁵	1,5x10 ¹⁶	5x10 ¹⁵	1,5x10 ¹⁶
Isolatordicke SiO ₂ nach Implant. [nm]	22,2	22,8	23,0	22,4	23,0	23,2	24,2	23,8	24,0
n ⁺ -Poly-Gate 1000°C Aktivierung	ja	ja	ja	ja	ja	ja	ja	ja	ja
Substratdotierung Widerstand [Ωcm]	p 10-20	p 10-20	p 10-20	p 10-20	p 10-20	p 10-20	p 10-20	p 10-20	p 10-20
Al-Rückkontakt	ja	ja	ja	ja	ja	ja	ja	ja	ja

Die Fragestellungen, denen besonderes Interesse gewidmet wird, sind:

- Ändert sich die Strom-/Spannungskennlinie durch unterschiedliche Herstellungsprozesse der Nano-Clustern im MOS-Kondensator?
- Ab welcher Spannung fängt die Ladungsspeicherung in den Strukturen an?
- Wie wirken sich die unterschiedlichen Prozessvarianten auf die elektrischen Parameter aus?
- Können Experimente durchgeführt werden, in denen zwischen stabilen und flüchtigen Speicherzuständen unterschieden werden kann?

6.6.1 I(U)-Messungen

Im Folgenden sind die Strom-/Spannungskennlinien der MOS-Kondensatoren mit Nano-Clustern dargestellt. Da die Proben alle unterschiedliche Dicken besitzen, ist der Strom nicht direkt über der Spannung aufgetragen, sondern über U/d. Hierbei repräsentiert d die Gesamtdicke des Isolators. U/d besitzt die Dimension einer Feldstärke, ist aber aufgrund von unterschiedlichen Materialien mit verschiedenen Dielektrizitätskonstanten im Isolator des MOS-Kondensators nur die mittlere Feldstärke innerhalb des MOS-Kondensators. Die lokal herrschende Feldstärke kann sich deshalb stark von dem Wert U/d unterscheiden.

In Abb. 114 sind Strom-/Spannungskennlinien von MOS-Kondensatoren mit Silizium- und Germanium-Nano-Clustern, welche mittels direkter Abscheidung hergestellt worden sind, im Vergleich zu einer Referenzprobe dargestellt.




Abb. 114 Typische Strom-/Spannungskennlinien von n⁺-Poly-Si-MOS-Kondensatoren mit Nano-Clustern im Vergleich zu einer Referenzprobe ohne Nano-Cluster: Die Nano-Cluster wurden durch direkte Abscheidung erzeugt. Referenzprobe: MBE 9, Silizium: MBE 6, Germanium: MBE 8 (Messbedingungen: Spannungsrampe: aufsteigend, n-Substrat: positive Spannung am Gate, Padgröße: 6,25x10⁻⁴ cm², Integrationszeit: 0,8 s)

Die Kennlinie kann in zwei Bereiche unterteilt werden. Für kleine mittlere Feldstärken (U/d) fließt nur ein sehr geringer Strom. Ab einem Schwellwert fließt ein Tunnelstrom durch den Isolator und der Strom steigt exponentiell mit der Spannung an, bis es zu einer irreversiblen Zerstörung des MOS-Kondensators kommt.

Für die in Abb. 114 dargestellten Proben können zwei Merkmale deutlich beobachtet werden. In den Proben mit Nano-Clustern setzt der Tunnelstrom viel früher ein als bei der Referenzprobe. Statt bei 6 MV/cm setzt der Strom schon bei 2 MV/cm ein. Weiterhin ist zu beobachten, dass im Bereich vor dem Einsetzen des Tunnelstroms die Probe mit den Silizium-Nano-Clustern ähnliche Stromstärken aufweist wie die Referenzprobe. Die Probe mit den Germanium-Nano-Clustern zeigt hingegen schon für niedrige mittlere Feldstärken (U/d) einen um eine Größenordnung erhöhten Strom. Hieran ist zu erkennen, dass das Germanium innerhalb des SiO₂-Systems eine wesentlich stärkere Störung hervorruft als das Silizium.

In Abb. 115 sind die Kennlinien von MOS-Kondensatoren mit SIPOS- und BTBAS-Speicherschichten sowie mit einem n-dotierten Floating-Gate dargestellt. Alle Proben zeigen

im Bereich der niedrigen mittleren Feldstärke (U/d) annähernd die gleiche Stromstärke wie die Referenzprobe. Im Vergleich mit den direkt abgeschiedenen Nano-Clustern setzt der Tunnelstrom erst wesentlich später ein, wenn eine mittlere Feldstärke (U/d) von 3 - 4 MV/cm überschritten ist. Es ist damit deutlich gezeigt, dass in den Proben mit direkter Nano-Clusterabscheidung und Proben, in denen das Speichermedium mittels einer Abscheidung einer konformen Schicht erzeugt wurde, unterschiedliche Schwellen für den Einsatz des Tunnelstroms vorhanden sind und damit auch der Stromtransportmechanismus, der diese Proben dominiert, unterschiedlich sein muss. In den kommenden Abschnitten, in denen die $C(U)$ -Charakterisierung dargestellt wird, wird dieser Unterschied in den Stromtransportmechanismen deutliche Auswirkungen auf die Speichereigenschaften haben.




Abb. 115 Typische Strom-/Spannungskennlinie von n^+ -Poly-Si-MOS-Kondensatoren mit SIPOS-, BTBAS- und n^+ -Poly-Si-Speicherschichten im Vergleich zu einer Referenzprobe ohne Nano-Cluster: Referenzprobe: MBE Ref., SIPOS: MB 5, BTBAS: MB 4 und 7, n-Polysilizium: nfloat 1 (Messbedingungen: Spannungsrampe: aufsteigend, n-Substrat: positive Spannung am Gate, Padgröße: $6,25 \times 10^{-4} \text{ cm}^2$, Integrationszeit: 0,8 s)




Abb. 116 Typische Strom-/Spannungskennlinien von n^+ -Poly-Si-MOS-Kondensatoren mit Silizium-Nano-Clustern im Vergleich zu einer Referenzprobe ohne Nano-Cluster: Die Silizium-Nano-Cluster wurden durch Ionenimplantation erzeugt. Referenzprobe: Imp 9, Implantationsparameter: niedrige Energie: Probe Im 12_1 und Imp 12_4, hohe Energie: Imp 13_1 und Imp 13_4, niedrige Dosis: Imp 12_1 und Imp 13_1, hohe Dosis: Imp 12_4 und Imp 13_4 (Messbedingungen: Spannungsrampe: aufsteigend, p-Substrat: positive Spannung am Substrat, Padgröße: $6,25 \times 10^{-4} \text{ cm}^2$, Integrationszeit: 0,8 s)

In Abb. 116 sind die Strom-/Spannungskennlinien von MOS-Kondensatoren mit Silizium-Nano-Clustern dargestellt, die mittels Ionenimplantation erzeugt worden sind. Dabei kann beobachtet werden, dass der Einsatz des Tunnelstroms durch die Implantationsdosis bestimmt wird und nicht durch die Implantationsenergie. Die Proben mit der höheren Dosis zeigen einen wesentlich früheren Anstieg des Stroms (unter 2 MV/cm) als die Proben mit der niedrigeren Dosis (3 - 3,5 MV/cm). Bei den Proben mit der gleichen Dosis ist zu beobachten, dass der Stromanstieg bei der Probe mit der höheren Implantationsenergie später erfolgt.

Für die Germanium-Nano-Cluster, die mittels Ionenimplantation erzeugt wurden, ist in Abb. 117 das gleiche Verhalten zu beobachten. Der Stromtransport setzt wie im Fall für die Silizium-Implantation mit niedrigerer Dosis und höherer Energie später ein. Weiterhin setzt der Stromtransport für Germanium generell bei wesentlich kleineren mittleren Feldstärken ($U/d = 1 \text{ MV/cm}$) ein, so dass von den Isolatoreigenschaften kaum noch etwas zu beobachten ist.




Abb. 117 Typische Strom-/Spannungskennlinien von MOS-Kondensatoren mit Germanium-Nano-Clustern im Vergleich zu einer Referenzprobe ohne Nano-Cluster: Die Germanium-Nano-Cluster wurden durch Ionenimplantation erzeugt. Referenzprobe: Imp 9, Implantationsparameter: niedrige Energie: Imp 2 und Imp 4, hohe Energie: Imp 6 und Imp 8, niedrige Dosis: Imp 2 und Imp 6, hohe Dosis: Imp 4 und Imp 8 (Messbedingungen: Spannungsrampe: aufsteigend, p-Substrat: positive Spannung am Substrat, Padgröße: $6,25 \times 10^{-4} \text{ cm}^2$, Integrationszeit: 0,8 s)

6.6.2 C(U)-Messungen

Mit Hilfe von C(U)-Messungen werden einige wesentliche Merkmale der unterschiedlich hergestellten MOS-Kondensatoren mit Nano-Clustern herausgearbeitet und im folgenden Abschnitt mit einigen Messungen exemplarisch dargestellt.

Bei allen untersuchten MOS-Kondensatoren mit Nano-Clustern konnte ein Speichereffekt über eine Verschiebung der Flachbandspannung festgestellt werden. Wohingegen bei Referenzproben ohne Nano-Cluster generell keine Verschiebung der Flachbandspannung festgestellt werden konnte (siehe Abb. 79). Eine HF-C(U)-Messung an der Probe MBE 6 mit direkt abgeschiedenen Silizium-Nano-Clustern ist in Abb. 118 dargestellt. Dabei ist die Messkurve 1 direkt nach Fertigstellung der Probe aufgenommen worden. Nach Anlegen (~ Sekunden) einer Programmiervspannung von +12 V ist die Flachbandspannung um 0,7 V von 0,45 V auf 1,15 V erhöht. Durch das Anlegen (~ Sekunden) einer negativen Spannung von -12 V kann die Flachbandspannung um 0,4 V auf 0,75 V reduziert werden. Höhere Programmiervspannungen einzusetzen, war nicht möglich, da die Probe dadurch zerstört wurde.




Abb. 118 HF-C(U)-Messung an einem n⁺-Poly-MOS-Kondensator mit Silizium-Nano-Clustern (MBE 6): 1) Ausgangsmessung im unprogrammierten Zustand, 2) Messung nach einer Programmierung (~ Sekunden) bei +12 V, 3) Messung nach einer Löschung (~ Sekunden) bei -12 V (Messbedingung: Padgröße: $6,25 \times 10^{-4} \text{ cm}^2$, HF: 100 kHz, Integrationszeit: 0,1 s, Spannungsbereich Messung 1-3 : -1,5 V - 2 V)

In dieser Messung sind zwei Auffälligkeiten deutlich herauszustellen. Zum einen konnte die Flachbandspannung ihren Ausgangswert nach der Programmierung und Löschung nicht wieder erreichen. Die Flachbandspannung nach der Löschung ist 0,3 V höher als der Ausgangswert und damit befinden sich nach der Programmierung und Löschung deutlich mehr negative Ladung im Isolator als vorher. Ob diese negativen Ladungen in den Nano-Clustern gespeichert sind oder geladene Zustände in den Isolatoren durch den Programmierstress erzeugt worden sind, kann durch diese Messungen nicht entschieden werden. Zum anderen befindet sich die Flachbandspannung während des gesamten Experiments im positiven Spannungsbereich, d. h., die effektive Gesamtladung während des Experiments bezogen auf die Si/SiO₂-Grenzfläche ist negativ. Für alle Silizium-Nano-Cluster-Proben, die mittels direkter Abscheidung erzeugt wurden, konnte beobachtet werden, dass sich die Flachbandspannung durch Programmierung und Löschung fast ausschließlich im positiven Spannungsbereich aufhält, wobei die Flachbandspannung der Referenzprobe ohne Nano-Cluster bei 0 V liegt.

Durch die Änderung des Herstellungsprozesses der Silizium-Nano-Cluster kann das Speicherverhalten grundlegend verändert werden. In Abb. 119 sind die HF-C(U)-Messungen dargestellt, bei denen die Silizium-Nano-Cluster mittels Ionenimplantation erzeugt worden sind. Die Probe zeigt direkt nach der Fertigstellung eine Flachbandspannung von -2 V. Diese Flachbandspannung kann durch das Anlegen (~ Sekunden) einer Programmierspannung von

+12 V auf einen Wert von +1 V vergrößert werden. Durch das Anlegen (~ Sekunden) einer Löschspannung von -12 V erreicht die Flachbandspannung einen Wert von -6,5 V. Bei diesem Prozess liegt das Flachbandspannungsfenster nahezu symmetrisch um die Ausgangskurve. Werden aber die Flachbandspannungswerte betrachtet, so ist festzustellen, dass die Flachbandspannung hauptsächlich im negativen Spannungsbereich liegt, wobei die Flachbandspannung der Referenzprobe ohne Nano-Cluster bei -1 V liegt. Dieses Ergebnis ist typisch für alle Nano-Cluster-Proben, die mittels Ionenimplantation erzeugt worden sind und ist nicht nur bei Silizium- sondern auch bei Germanium-Nano-Cluster-Proben aufgetreten.




Abb. 119 HF-C(U)-Messung an einem n^+ -Poly-Si-MOS-Kondensator mit implantierten Silizium-Nano-Clustern (Imp 13_2): 1) Ausgangsmessung im unprogrammierten Zustand, 2) Messung nach einer Programmierung (~ Sekunden) bei +12 V, 3) Messung nach einer Löschung (~ Sekunden) bei -12 V (Messbedingung: Padgröße: $6,25 \times 10^{-4} \text{ cm}^2$, HF: 100 kHz, Integrationszeit: 0,1 s, Spannungsbereich Messung 1: -5 V - 5 V, Spannungsbereich Messung 2, 3: -12 V - 12 V)

Es liegen einige Hinweise vor, die darauf schließen lassen, dass die ausgeprägte Flachbandspannungsverschiebung im negativen Spannungsbereich durch die Schädigung des Tunnel-Isolators während der Ionenimplantation hervorgerufen wird und durch spezielle Ausheilprozesse verringert werden kann. So konnte in [188] gezeigt werden, dass eine Nachoxidation der implantierten Proben zu einer Verkleinerung der Flachbandspannungsverschiebung führt, wobei die Flachbandspannungsverschiebung danach nur noch im positiven Spannungsbereich stattfindet, wie es für Proben mit direkt abgeschiedenen Nano-Clustern der Fall ist. Der Bereich auf der negativen Spannungsseite wird dadurch vollständig unterdrückt. Außerdem wird durch die Nachoxidation das Retentionverhalten

deutlich verbessert. Die Proben zeigen keinen Ladungsverlust in den ersten Minuten, wie es für implantierte Proben ohne Nachoxidation typisch ist [49], [188].

Der sehr große Einfluss der Implantationsparameter auf das Speicherverhalten wird im folgenden Abschnitt noch ausführlich behandelt.

Abschließend ist in Abb. 120 noch die C(U)-Messung an einer Probe dargestellt, bei der die Silizium-Nano-Cluster mittels einer SIPOS-Schicht erzeugt worden sind. Bemerkenswert dabei ist, dass das Messergebnis typisch für alle Proben ist, bei denen das speichernde Medium durch die Abscheidung einer homogenen Schicht (n⁺-Polysilizium, SIPOS, nitridisches BTBAS) erzeugt wurde. Im SIPOS-Prozess bilden sich die Silizium-Nano-Cluster durch eine Temperaturbehandlung innerhalb einer homogen abgeschiedenen Schicht.




Abb. 120 HF-C(U)-Messung an einem n⁺-Poly-Si-MOS-Kondensator mit SIPOS-Silizium-Nano-Clustern (MB 5): 1) Ausgangsmessung im unprogrammierten Zustand, 2) Messung nach einer Programmierung (~ Sekunden) bei +12 V, 3) Messung nach einer Löschung (~ Sekunden) bei -12 V (Messbedingung: Padgröße: $6,25 \times 10^{-4} \text{ cm}^2$, HF: 100 kHz, Integrationszeit: 0,1 s, Spannungsbereich Messung 1: -5 V - 5 V, Spannungsbereich Messung 2, 3: -12 V - 12 V)

Bei dieser Proben liegt die Flachbandspannung direkt nach der Fertigstellung nahe bei 0 V. Durch das Anlegen (~ Sekunden) einer Programmiervspannung von +12V verschiebt sich die Flachbandspannung nicht wie erwartet zu höheren Flachbandspannungen, sondern zu -0,8 V. Nach einer Löschespannung (~ Sekunden) von -12 V liegt die Flachbandspannung bei +0,5 V. Die beobachtete Flachbandspannungsverschiebung geschieht somit genau in umgekehrter Richtung, als bei den zuvor beschriebenen Proben. Eine mögliche Erklärung ist, dass in diesem Fall die Beladung nicht über den Tunnel-Isolator erfolgt, sondern über den Top-Isolator [172]. Aus welchem Grund die Proben MBE 6 und MB 5 ein so unterschiedliches

Speicherverhalten zeigen, obwohl nur der Herstellungsprozess der Silizium-Nano-Cluster unterschiedlich war, konnte durch diese einfachen C(U)-Untersuchungen noch nicht geklärt werden.

6.6.3 Durchführung und Interpretation des Sweep-Experiments

Im vorherigen Abschnitt konnte gezeigt werden, dass durch einzelne HF-C(U)-Messungen an MOS-Teststrukturen schon einige wesentliche Merkmale des Speicherverhaltens der unterschiedlich hergestellten Nano-Cluster-Proben beschrieben werden können. Um zu untersuchen, ob die Speicherung flüchtig oder nicht-flüchtig ist, sind diese einzelnen HF-C(U)-Messungen allerdings ungeeignet. Ebenso gilt es zu klären, bei welcher Programmierspannung die Ladungsspeicherung beginnt und von welcher Seite aus die Ladungsträgerinjektion stattfindet. Um diese Fragen näher zu untersuchen, wurde in dieser Arbeit ein komplexes HF-C(U)-Experiment (Sweep-Experiment), bestehend aus mehreren automatisch hintereinander ausgeführten HF-C(U)-Messungen, durchgeführt. Mit ähnlichen Experimenten wurden auch schon in [168] und [169] Nano-Cluster-Speicher charakterisiert. Die Idee bei diesem Experiment ist es, durch mehrere hintereinander ausgeführte HF-C(U)-Messungen das Programmieren und Löschen des MOS-Speichers zu simulieren, ohne dass aufwändige Transistorstrukturen benötigt werden. Die Messintervalle sind dabei so ausgelegt, dass Spannungen erreicht werden, bei denen der Ladungszustand des MOS-Speichers während der HF-C(U)-Messung durch Ladungsträgerinjektion verändert werden kann [168], [169]. Zusätzlich zu der bisherigen Interpretation, wird in dieser Arbeit gezeigt, dass im Bereich niedriger Spannungen die Änderung des Ladungszustandes des MOS-Speichers innerhalb der Messzeit beobachtet werden kann. Auf diese Weise wird es möglich, zwischen Speicherzuständen, die während der Messzeit bei niedrigen Spannungen die Ladung wieder verlieren und Speicherzuständen, die die Ladung während des Experiments stabil speichern, zu unterscheiden. Die Durchführung und die Auswertung des Sweep-Experiments wird im Folgenden beschrieben.

Das Sweep-Experiment ist in zwei Teile unterteilt. Im ersten Teil wird mittels großer positiver Spannungen am Gate versucht, den Ladungszustand des MOS-Speichers zu verändern. Im Sweep-Experiment wird in diesem Fall von der Programmierung des MOS-Speichers gesprochen. Im zweiten Teil des Experiments wird mittels großer negativer Spannungen am Gate versucht, den Ladungszustand, der nach der Programmierung vorhanden ist, wieder zu ändern. Im Sweep-Experiment wird in diesem Fall von der Löschung des MOS-Speichers gesprochen.

Während des Sweep-Experiments werden mehrere HF-C(U)-Messungen automatisch durchgeführt, wobei der Spannungsbereich, in dem die Messungen aufgenommen werden, im Laufe des Experiments verändert wird. Die HF-C(U)-Messungen erfolgen immer über ein vorher definiertes Spannungsintervall, welches einen unveränderlichen Startpunkt besitzt, während der Endpunkt schrittweise zu größeren positiven bzw. negativen Spannungen verschoben wird. Dieses Spannungsintervall wird immer zweimal durchlaufen, beginnend vom Startpunkt zum Endpunkt und in entgegengesetzter Richtung. Diese beiden HF-C(U)-Messungen bilden im Sweep-Experiment einen Messzyklus.




Abb. 121 Ablauf des ersten Teils des Sweep-Experiments: Die HF-C(U)-Messungen beginnen in Inversion bei einer Spannung von -3 V. Die maximale Spannung im positiven Bereich ist variabel und wird von 2 V über 4 V bis zu 7 V erhöht. Für jedes der drei Spannungsintervalle (1: [-3,2], 2: [-3,4], 3: [-3,7]) wird jeweils eine HF-C(U)-Messung von Inversion in Richtung Akkumulation (vorwärts) und eine in umgekehrter Richtung (rückwärts) durchgeführt. Die Vorwärts- und die Rückwärtsmessung bilden einen Messzyklus. Die Verweilzeit am Start- und Endpunkt des Spannungsintervalls beträgt eine Sekunde.

Der erste Teil des Sweep-Experiments, der die Programmierung simuliert, ist schematisch in Abb. 121 dargestellt. Dabei ist der Startpunkt des Spannungsintervalls für eine n-Substrat Probe in Inversion auf den Wert -3 V festgelegt, so dass die Flachbandspannung innerhalb des Messintervalls liegt und keine signifikante Ladungsträgerinjektion stattfindet. Der Endpunkt des Spannungsintervalls in Akkumulation wird sukzessive gesteigert. In dem in Abb. 121 dargestellten Beispiel werden exemplarisch folgende Werte für den Endpunkt angenommen: 2 V, 4 V und 7 V. Im realen Experiment kann die Schrittweite frei gewählt werden. Typische Schrittweiten sind dabei: 0,25 V oder 0,5 V. Für jedes Spannungsintervall wird eine

Vorwärts- (Inversion nach Akkumulation) und eine Rückwärtsmessung (Akkumulation nach Inversion) aufgenommen. D. h., dass für das abgebildete Experiment die HF-C(U)-Kurve zuerst mit ansteigender Spannung und danach mit abfallender Spannung aufgenommen wird. Eine Vorwärts- und eine Rückwärtsmessung mit gleichem Endpunkt bilden einen Messzyklus. Zur Unterscheidung der einzelnen HF-C(U)-Messungen wird folgende Nomenklatur für den Index gewählt: HF-C(U)_{N_v}, HF-C(U)_{N_r}. Hierbei handelt es sich um die HF-C(U)-Messung des N-ten Messzyklus in Vorwärts- bzw. Rückwärtsrichtung. Zwischen den beiden HF-C(U)-Messungen liegen die Start- und die Endspannung jeweils eine definierte Zeitspanne von einer Sekunde an der Probe an. Erst nach dem Durchlauf eines Messzyklus wird das Intervall vergrößert. Die Spannung im Bereich der Akkumulation wird soweit erhöht, dass während des Experiments die Nano-Cluster-Speicher beladen (programmiert) werden können.




Abb. 122 Ablauf des zweiten Teils des Sweep-Experiments: Die HF-C(U)-Messungen beginnen in Akkumulation bei einer Spannung von 3 V. Die minimale Spannung im negativen Bereich ist variabel und wird von -2 V über -4 V bis zu -7 V verkleinert. Für jedes der drei Spannungsintervalle (1: [3,-2], 2: [3,-4], 3: [3,-7]) wird jeweils eine HF-C(U)-Messung von Akkumulation in Richtung Inversion (vorwärts) und eine in umgekehrter Richtung (rückwärts) durchgeführt. Die Vorwärts- und die Rückwärtsmessung bilden einen Messzyklus. Die Verweilzeit am Start- und am Endpunkt des Spannungsintervalls beträgt eine Sekunde.

Der zweite Teil des Experiments, dargestellt in Abb. 122, der ohne zeitliche Unterbrechung an der gleichen Probe durchgeführt wird, erfolgt in umgekehrter Richtung. Hier wird versucht, den programmierten Zustand des MOS-Speichers aus dem ersten Teil des Experiments zu verändern, d. h. zu löschen. Der Startpunkt des Spannungsintervalls für die

HF-C(U)-Messung ist jetzt 3 V (Akkumulation) und die Spannung des Endpunktes wird in Inversion variiert. Wiederum wurde der Startpunkt so gewählt, dass die Flachbandspannung im Messintervall liegt und dass noch keine Ladungsträgerinjektion stattfindet. In der Darstellung in Abb. 122 sind für den variablen Endpunkt exemplarisch die Werte -2 V, -4 V und -7 V gewählt. Die Vorwärtsmessung erfolgt jetzt von Akkumulation nach Inversion und die Rückwärtsmessung von Inversion nach Akkumulation. Folglich wird die HF-C(U)-Messung, die vom festen Startpunkt aus gemessen wird, als Vorwärtsmessung bezeichnet. Die Messung vom variablen Endpunkt zurück zum Startpunkt ist immer die Rückwärtsmessung. Die Vorwärts- und die Rückwärtsmessung bilden wieder einen Messzyklus. Die Dauer eines Sweep-Experiments kann je nach Größe der Intervalle mehrere Stunden betragen, wobei eine einzelne HF-C(U)-Messung mehrere Minuten in Anspruch nimmt. Die HF-C(U)-Messungen wurden immer unter folgenden Bedingungen durchgeführt: Messfrequenz: 100 kHz, Schrittweite: 40 mV, Rampengeschwindigkeit: 4,5 V/Min. Die Beobachtungsgröße in diesem Experiment ist die Veränderung der Flachbandspannung in Abhängigkeit der Endspannung eines Messzyklus. Hieraus lässt sich die Spannung ermitteln, die notwendig ist, den MOS-Speicher zu beladen und zu entladen.




Abb. 123 Vorwärts- und Rückwärtsmessung eines Messzyklus innerhalb des Sweep-Experiments: Durch hohe Gate-Substrat-Spannungen in Akkumulation kann der Ladungszustand des MOS-Speichers verändert werden. Ein Maß für den Ladungszuwachs pro Messzyklus ($\Delta Q_{N_gain}/C_{ox}$) ist die Differenz der Flachbandspannungen $U_{FB,N,V} - U_{FB,N,r}$.

Die Änderung des Ladungszustandes des MOS-Speichers während des N-ten Messzyklus ist durch die Veränderung der Flachbandspannung gegeben. Durch die Differenz der

Flachbandspannung $U_{FB_N_v} - U_{FB_N_r}$ wird diese Ladungsänderung vorzeichenrichtig beschrieben. Ein Messzyklus ist exemplarisch in Abb. 123 dargestellt. Die HF-C(U)-Messung im N-ten Messzyklus startet in Vorwärtsrichtung und erreicht die Flachbandspannung $U_{FB_N_v}$. Nach weiterer Erhöhung der Spannung wird in Akkumulation ein Bereich erreicht (schraffiert), in dem die Gate-Substrat-Spannung ausreichend ist, um den Ladungszustand der Probe zu verändern. Der MOS-Speicher wird programmiert, wobei die Ladungsänderung in der Zeit ab dem Erreichen der Flachbandspannung der Vorwärtsmessung bis zum Erreichen der Flachbandspannung der Rückwärtsmessung berücksichtigt wird. In diesem Beispiel wurde die negative effektive Isolatorladung durch das Programmieren deutlich erhöht. Als effektive Isolatorladung wird im Folgenden die auf den Halbleiter wirkende Ladung bezogen auf die Substrat-/Isolatorgrenzfläche bezeichnet, die die gleiche U_{FB} -Verschiebung wie die Ladungskomponenten in verschiedenen Tiefen des Isolators bewirkt. Dabei können sowohl positive als auch negative Ladungskomponenten eingehen.

Im Beispiel ist die Flachbandspannung $U_{FB_N_r}$ der Rückwärtsmessung wegen der hinzugekommenen effektiven negativen Ladung deutlich gegenüber der Flachbandspannung der Vorwärtsmessung erhöht, wobei der Ladungszuwachs (ΔQ_{N_gain}) im Isolator mit folgendem Ausdruck beschrieben werden kann:

$$\Delta U_{FB_N_gain} := U_{FB_N_v} - U_{FB_N_r} = \frac{\Delta Q_{N_gain}}{C_{ox}} \quad \text{Gl. 43}$$

Weiterhin ist es durch eine spezielle Auswertung des Sweep-Experiments möglich, den Ladungsverlust, der während eines Messzyklus auftritt, zu beobachten. Hierbei bedeutet Ladungsverlust nicht die Änderung der Flachbandspannung durch äußere Spannungen, sondern die Verschiebung der Flachbandspannung aufgrund von Ladungsträgern, die den Nano-Cluster-Speicher wieder verlassen. Dieser Verlust findet in Spannungsbereichen statt, in denen normalerweise keine Ladungsträgerinjektion vom Substrat oder vom Gate in den Isolator stattfindet.

Den Einfluss des Ladungsverlusts auf den Ladungszustand des MOS-Speichers während der Messung kann durch die Flachbandspannungsdifferenz einer Rückwärtsmessung und einer Vorwärtsmessung aus zwei benachbarten Messzyklen beschrieben werden. HF-C(U)-Messungen aus benachbarten Messzyklen sind in Abb. 124 dargestellt. Nachdem die Messung HF-C(U)_{N_r} durchgeführt wurde und die Probe eine Sekunde bei der Startspannung verweilt hat, wird die Messung HF-C(U)_{N+1_v} mit dem nächstgrößeren Spannungsintervall durchgeführt. In diesem Beispiel verringert sich die negative effektive Ladung im Isolator, so

dass die Flachbandspannung der Vorwärtsmessung aus dem N+1-ten Messzyklus kleiner ist als die Rückwärtsmessung aus dem N-ten Messzyklus.




Abb. 124 HF-C(U)-Messungen aus benachbarten Messzyklen: Durch den Ladungsverlust während der Messzeit bei niedrigen Spannungen kann der Ladungszustand des MOS-Speichers signifikant verändert werden. Ein Maß für diesen Ladungsverlust pro Messzyklus ($\Delta Q_{N_lost}/C_{ox}$) ist die Differenz der Flachbandspannungen $U_{FB_N_r} - U_{FB_N+1_v}$.

Die Flachbandspannungsdifferenz zwischen $U_{FB_N_r} - U_{FB_N+1_v}$ beschreibt dabei vorzeichenrichtig den Ladungsverlust des MOS-Speichers. Berücksichtigt werden dabei Ladungen, die den Isolator ab dem Erreichen der Flachbandspannung der Rückwärtsmessung bis zum Erreichen der Flachbandspannung der Vorwärtsmessung des folgenden Messzyklus verlassen. Der hieraus resultierende Ladungsverlust (ΔQ_{N_lost}) bezogen auf die Substrat-/Isolatorgrenzfläche ist proportional zu folgender Flachbandspannungsdifferenz:

$$\Delta U_{FB_N_lost} := U_{FB_N_r} - U_{FB_N+1_v} = \frac{\Delta Q_{N_lost}}{C_{ox}} \quad \text{Gl. 44}$$

Durch die Addition von Gl. 43 und Gl. 44 ergibt sich somit die während eines Messzyklus stattgefundene effektive Ladungsspeicherung (ΔQ_{N_eff}):

$$\frac{\Delta Q_{N_eff}}{C_{ox}} := \frac{\Delta Q_{N_gain}}{C_{ox}} + \frac{\Delta Q_{N_lost}}{C_{ox}} = U_{FB_N_v} - U_{FB_N+1_v} \quad \text{Gl. 45}$$

Bei einer Auftragung von ΔQ_{N_eff} über der Endspannung stellt die Fläche unter der Kurve die gesamte Ladungsveränderung während des Sweep-Experiments dar.

Die Beobachtungsgrößen im zweiten Teil des Experiments werden analog zum ersten Teil definiert.

6.6.4 Ergebnisse der Sweep-Experimente

Die Messergebnisse der Sweep-Experimente für die verschiedenen MOS-Kondensatoren mit Nano-Clustern werden im Folgenden dargestellt.

6.6.4.1 Proben ohne Nano-Cluster

Durch die Untersuchung von MOS-Systemen ohne Nano-Cluster soll gezeigt werden, welche der Speichereffekte ausschließlich durch die Nano-Cluster hervorgerufen werden und welche auf Veränderungen im Isolatorsystem beruhen. Dies stellt eine wesentliche Neuerung im Vergleich zu [168] und [169] dar, die ihre Referenzproben nicht auf die gleiche Weise charakterisiert haben wie ihre Nano-Cluster-Speicher. Im Folgenden werden dafür MOS-Kondensatoren untersucht, bei denen der Isolator durch thermische Oxidation und anschließend mittels BTBAS-CVD-Abscheidung hergestellt wurde. Die Gesamtdicke für die beiden untersuchten Proben MBE 9 und MBE Ref. beträgt 15,4 nm bzw. 12,8 nm. Die vollständigen technologischen Daten dieser Proben sind in Tab. 16 zusammengefasst.




Abb. 125 Sweep-Experiment mit MOS-Kondensatoren ohne Nano-Cluster: Die Flachbandspannung der Vorwärts- und Rückwärtsmessung eines Messzyklus ist in Abhängigkeit der Endspannung dargestellt. Niedrige Endspannungen bewirken keine signifikante Veränderung der Flachbandspannung. Hohe Endspannungen hingegen führen zu einer Generation von Ladungen innerhalb des Isolatorsystems. Dabei werden positive und negative Ladungen erzeugt, wobei zuerst die positive Ladung überwiegt. Bei weiterer Fortdauer des Experiments übersteigt die negative Ladung am Ende die positive Ladung. (Startspannung 1. Teil/2. Teil: MBE 9: -3 V/+3 V, MBE Ref.: -2 V/+2 V)

Die Ergebnisse der Sweep-Experimente sind für zwei verschiedene Referenzproben MBE 9 und MBE Ref. in Abb. 125, Abb. 126 und Abb. 127 dargestellt.

Die Flachbandspannung in Abhängigkeit der Endspannung während des Sweep-Experiments ist in Abb. 125 abgebildet. Dabei ist deutlich zu erkennen, dass für kleine Endspannungen im ersten Teil des Experiments bis 5 V und im zweiten Teil des Experiments bis -5 V kaum Veränderungen in der Flachbandspannung auftreten. In diesem Spannungsbereich liegt die Flachbandspannungsänderung unter 50 mV.

Ab diesen Endspannungen kommt es als Folge des experimentellen Stresses, d. h., aufgrund von hohen elektrischen Feldern durch äußere Spannungen zu einer Bildung von festen als auch umladbaren Ladungszentren und somit zu einer Schädigung des Isolatorsystems. Generiert werden dabei sowohl positive als auch negative Ladungen, wobei zuerst die positiven Ladungen überwiegen. Wird der Stress über eine längere Zeit aufrechterhalten, sättigt die Generation von positiven Ladungen während die Generation von negativen Ladungen weiter anhält, so dass die negative Ladung die positive Ladung zuerst kompensieren und später sogar übertreffen kann. Dieser Effekt der unterschiedlichen Ladungsgeneration wurde schon oft an vollständig thermisch gewachsenen Isolatoren beobachtet und ist z. B. bei [40] und [170] beschrieben.

Genau diese im vorigen Absatz beschriebene Generation von positiven und negativen Ladungen wird mittels des Sweep-Experiments an dem Doppellislator der Probe MBE 9 beobachtet. Im ersten Teil des Sweep-Experiments sinkt die Flachbandspannung ab einer Endspannung von 5 V durch die Generation einer effektiven positiven Ladung ab. Ab einer Endspannung von 9,6 V nimmt die Flachbandspannung wieder zu, da jetzt die Generation der effektiven negativen Ladung überwiegt. Eine weitere Erhöhung der Endspannung führt schließlich zur Zerstörung der Probe MBE 9. Aus diesem Grund konnte der zweite Teil des Sweep-Experiments nicht an dieser Struktur durchgeführt werden.

Wird der erste Teil des Sweep-Experiments schon bei kleineren Endspannungen von 9 V beendet, so geschehen bei Probe MBE Ref., kann im ersten Teil des Experiments die Bildung einer positiven Ladung ab einer Endspannung von 5 V durch die Abnahme der Flachbandspannung beobachtet werden. Im zweiten Teil des Experiments kommt es dann zur Bildung von negativen Ladungen und die Flachbandspannung nimmt zu.

Diese bisher beobachtete Verschiebung der Flachbandspannung ist kein erwünschter Speichereffekt, sondern allein auf die Schädigung des Isolatorsystems während des Sweep-Experiments zurückzuführen. Solange Endspannungen von +8 V nicht überschritten werden, beträgt die maximale Verschiebung nur 150 mV. Die MOS-Speicherstrukturen mit Nano-

Clustern müssen daher eine deutlich größere Flachbandspannungsverschiebung aufweisen, um als funktionsfähig zu gelten.

Mit der bisherigen Auswertung des Sweep-Experiments konnte nur gezeigt werden, dass sich während des Experiments der Ladungszustand im Isolator ändert. Es konnte nicht entschieden werden, ob es sich dabei um feste oder umladbare Ladungszentren handelt. Hierzu wird der Ladungszuwachs und Ladungsverlust während eines Messzyklus nach Gl. 43 bzw. Gl. 44 betrachtet.




Abb. 126 Auswertung des Sweep-Experiments mit MOS-Kondensatoren ohne Nano-Cluster: Der Ladungszuwachs (ΔQ_{N_gain}) und der Ladungsverlust (ΔQ_{N_lost}) während eines Messzyklus sind in Abhängigkeit der Endspannung dargestellt. Ab 7 V bzw. -6 V kann an beiden Referenzproben ein stark ausgeprägter Ladungszuwachs und ein Ladungsverlust innerhalb eines Messzyklus beobachtet werden.

In Abb. 126 ist durch die spezielle Auswertung des Sweep-Experiments der Ladungszuwachs (ΔQ_{N_gain}) und der Ladungsverlust (ΔQ_{N_lost}) während der einzelnen Messzyklen des Sweep-Experiments über der Endspannung aufgetragen. Solange Endspannungen von -5 V bzw. 5 V nicht unter- bzw. überschritten werden, ändert sich der Ladungszustand des Isolators nicht signifikant. Erst bei dem Überschreiten dieser Endspannungen kann eine deutliche Veränderung des Ladungszustandes festgestellt werden. Hierbei ist auffällig, dass nicht der gesamte Anteil des Ladungszuwachs während der Messung im Isolator verbleibt, sondern ein Teil der Ladung die Speicherstruktur während eines Messzyklus wieder verlässt. Es werden somit feste und umladbare Zustände erzeugt. Ab 7 V bzw. -6 V sind während eines Messzyklus gleichzeitig große Ladungszuwächse und Ladungsverluste zu beobachten. Die Ursache für die großen Ladungsänderungen im Isolator ist die Generation umladbarer Traps,

die während eines Messzyklus beladen und entladen werden können [171]. Diese Traps, die nahe an den beiden Grenzflächen zum Substrat und zur Gateelektrode liegen, können während der Messzeit Ladungsträger wieder emittieren, wodurch es zum beobachteten Ladungsverlust kommt [149].

Durch Addition des Ladungszuwachs und des Ladungsverlusts nach Gl. 45 ist es möglich, die Anzahl der pro Messzyklus hinzugekommenen Ladungen ($\Delta Q_{N_eff.}$) zu bestimmen, die zumindest für die Dauer des Experiments als feste Ladungen angesehen werden müssen. Die Auswertung des Sweep-Experiments hinsichtlich der effektiven Ladungsspeicherung ist in Abb. 127 aufgezeigt. Da in diesen Proben keine Nano-Cluster vorhanden sind, muss es sich hierbei um fixe Ladung handeln, die während des Experiments generiert worden sind. In dieser Darstellung wird deutlich, dass über einen langen Bereich keine Generation fixer Ladungen auftritt (1) und danach zuerst positive (2) und später negative (3) fixe Ladungen im Isolator generiert werden. Somit verhält sich das hier charakterisierte Doppellislatorsystem aus thermisch gewachsenen SiO_2 und BTBAS- SiO_2 im Sweep-Experiment wie ein thermischer Isolator unter „High-Field-Stress“ [40], [170].




Abb. 127 Auswertung des Sweep-Experiments mit MOS-Kondensatoren ohne Nano-Cluster: $\Delta Q_{N_eff.}$ stellt für Proben ohne Nano-Cluster die in jedem Messzyklus während des Sweep-Experiments generierte fixe Ladung dar. Niedrige Endspannungen bewirken keine signifikante Veränderung des Ladungszustandes (1). Während des weiteren Verlaufs des Sweep-Experiments kommt es zu erst zu einer Generation fixer positiver Ladungen (2) und anschließend zur Generation fixer negativer Ladungen (3) im Isolator.

Insgesamt wurde gezeigt, dass sich während des Sweep-Experiments ab Endspannungen von ± 5 V sowohl feste als auch umladbare Ladungszentren generiert werden. Diese im Isolator

generierten Ladungen wirken sich in gleicher Weise auf die Flachbandspannung aus, wie Ladungen die innerhalb der Nano-Cluster gespeichert werden. Damit ein Speichereffekt den Nano-Clustern eindeutig zugeordnet werden kann, muss die gespeicherte Ladung entweder wesentlich größer sein als die im Isolator generierte oder die Ladungsspeicherung muss bei deutlich kleineren Spannungen beginnen, als die Schädigung des Isolatorsystems.

Die hier durchgeführten Sweep-Experimente sowie die Experimente in [174] machen die Notwendigkeit deutlich, auch Referenzproben mit den gleichen Experimenten zu untersuchen wie später die Nano-Cluster Speicher, damit eindeutig zwischen Speichereffekten der Nano-Cluster und den im Isolatorsystem generierten Ladungen unterschieden werden kann. In den ähnlich durchgeführten Experimenten von Kouvatso et al. sind diese Untersuchungen der Referenzproben nicht durchgeführt worden [168], [169].

6.6.4.2 Proben mit abgeschiedenen Silizium-Nano-Clustern

In diesem Abschnitt werden die Ergebnisse von Proben mit Silizium-Nano-Clustern dargestellt, für die sich eine grundlegend andere Charakteristik ergibt als für die Proben ohne Nano-Cluster. Die technologischen Daten der Proben MBE 6, MBE 21, und MBE 22 sind in Tab. 16 zusammengefasst.




Abb. 128 Sweep-Experiment mit MOS-Kondensatoren mit Silizium-Nano-Clustern (direkte Abscheidung - Silizium, Proben: MBE 6, 21 und 22): Dargestellt ist die Flachbandspannung der Vorwärts- und Rückwärtsmessung eines Messzyklus über der Endspannung des Sweep-Experiments. (Startspannung 1. Teil/2. Teil: MBE 6: -3 V/+3 V, MBE Ref., MBE 21 und MBE 22: -2 V/+2 V)

Die Ergebnisse der Sweep-Experimente für die Silizium-Nano-Cluster, die mit direkter Abscheidung unter UHV-Bedingungen erzeugt wurden (Abschnitt 6.4.1), sind in Abb. 128, Abb. 129 und Abb. 130 dargestellt. Alle drei Proben (MBE 6, MBE 21, MBE 22) zeigen durch Veränderungen in der Flachbandspannung aufgrund der Nano-Cluster die erwarteten Speichereffekte.

In Abb. 128 ist für alle Proben die Flachbandspannung in Abhängigkeit der Endspannung dargestellt. Hier ist deutlich zu erkennen, dass eine positive Endspannung im ersten Teil des Experiments die Flachbandspannung vergrößert, wohingegen eine negative Endspannung im zweiten Teil des Experiments die Flachbandspannung wieder verringert. Innerhalb eines Messzyklus fällt somit die Flachbandspannungsverschiebung so aus, dass die HF-C(U)-Kurven mit dem Uhrzeigersinn durchlaufen werden (Abb. 118). Da es sich um eine Probe auf einem n-Substrat handelt, kann aus diesem Verhalten geschlossen werden, dass der Ladungstransfer vom Substrat aus erfolgt [172].

Als Maß für die nutzbare Ladungsspeicherung wird die maximale Flachbandspannungsdifferenz der Vorwärtsmessungen im ersten und im zweiten Teil des Experiments benutzt. Die Flachbandspannungen der Vorwärtsmessungen werden gewählt, da hier der Ladungsverlust während des Sweep-Experiments nicht einget. Somit ergeben sich nutzbare Flachbandspannungsverschiebungen zwischen 0,4 V, 0,8 V und 0,95 V.

Im Vergleich zur Referenzprobe MBE Ref. ist die Verschiebung der Flachbandspannung bei allen drei Proben mit Silizium-Nano-Clustern deutlich größer ausgeprägt. Somit konnte für alle drei Proben ein deutlicher Speichereffekt durch die Silizium-Nano-Cluster nachgewiesen werden, der zum Betreiben eines Speicherbauelements ausreicht [45]. Weiterhin kann in Abb. 128 beobachtet werden, dass am Ende des ersten Teils des Experiments die Flachbandspannung der Proben MBE 21 und MBE 22 leicht zurückgeht und dass die Flachbandspannung für die Probe MBE 6 im zweiten Teil des Experiments leicht ansteigt, obwohl die Endspannungen genau die entgegengesetzte Verschiebung hervorrufen sollten. Dieses Verhalten korreliert mit der Generation von Ladungen im Isolator der Referenzprobe ohne Nano-Cluster (MBE Ref.) und muss daher als unerwünschter Nebeneffekt der Schädigung des Isolatorsystems unter „High-Field-Stress“ angesehen werden.

Durch die Betrachtung des Ladungszuwachs und Ladungsverlusts in Abb. 129 wird deutlich, dass selbst für geringe Endspannungen ein Ladungszuwachs und ein Ladungsverlust beobachtet werden kann. Für die Probe MBE 6 wird dies schon ab einer Endspannung von 1 V bzw. 2 V für die Proben MBE 21 und MBE 22 beobachtet. Es muss davon ausgegangen werden, dass durch die Silizium-Nano-Clustern Speicherzustände erzeugt werden, die ihre

Ladung unter kleinen äußere Spannungen während eines Messzyklus wieder abgeben. Diese Zustände sind, wenn es um nicht-flüchtige Speicherung geht, unerwünscht und müssen durch geeignete Prozesswahl möglichst minimiert werden. Es gibt Hinweise, dass der Einfluss dieser Zustände z. B. durch die Temperung in wasserstoffhaltiger Atmosphäre verkleinert werden kann [178].

Ein deutlicher Ladungsverlust nach kurzen Zeiten (\sim Sekunden) ist an Proben, bei denen die Nano-Cluster durch Implantation erzeugt wurden, schon mehrfach nachgewiesen worden [97], [172], [188]. Meist wird dieser Ladungsverlust mit dem Implantationsschaden in Verbindung gebracht. Ergebnisse dieser Arbeit sowie in [164] zeigen aber, dass dieser Ladungsverlust auch an abgeschiedenen Nano-Clustern, die keinen Implantationsschaden aufweisen, nachgewiesen werden kann. Auch die Dicke des Tunnel-Isolators kann nicht für den Ladungsverlust verantwortlich gemacht werden, da für Tunnel-Isolatordicken von 4,2 nm in dieser Arbeit bzw. 4 nm in [164] Speicherzeiten von 10^8 s gemessen wurden [173].




Abb. 129 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit Silizium-Nano-Clustern (direkte Abscheidung - Silizium, Proben: MBE 6, 21 und 22): Der Ladungszuwachs (ΔQ_{N_gain}) und der Ladungsverlust (ΔQ_{N_lost}) während eines Messzyklus sind in Abhängigkeit der Endspannung dargestellt.

Neben der bisher beschriebenen flüchtigen Ladungsspeicherung kann mit Hilfe des Sweep-Experiments zusätzlich die stabile Ladungsspeicherung festgestellt werden. Durch die Auswertung des Sweep-Experiments hinsichtlich der effektiven Ladungsspeicherung ($\Delta Q_{N_eff.}$) ist in Abb. 130 zu beobachten, dass ab höheren Endspannungen im ersten Teil des Experiments eine Programmierung stattfindet. Die effektive negative Ladung nimmt für die

Probe MBE 6 ab 6 V bzw. für die Proben MBE 21 und MBE 22 ab 2 V stark zu. Nach einigen Messzyklen ist die Beladung der Speicherzustände mit Elektronen abgeschlossen. Somit ist bei allen Proben eine Ladungsspeicherung zu beobachten, die zumindest über die Dauer des Experiments stabil ist. Der Beginn und das Ende der Programmierung ist in Abb. 130 durch 1 bzw. 2 gekennzeichnet.

Die Löschung, der im ersten Teil programmierten Ladung, wird im zweiten Teil in Abb. 130 beobachtet. Dabei kann festgestellt werden, dass die Löschung für die Proben MBE 21 und 22 ab -1 V sehr früh stattfindet. Im Gegensatz dazu zeigt die Probe MBE 6 erst bei wesentlich niedrigeren Spannungen ein deutlich schwächer ausgeprägtes Löschverhalten.

Die Löschung ist für die Proben MBE 21 und 22 nach einigen Messzyklen abgeschlossen. Der Beginn und das Ende der Löschung ist in Abb. 130 durch 3 bzw. 4 gekennzeichnet. Für die Probe MBE 6 konnte eine vollständige Löschung der programmiert Ladung nicht nachgewiesen werden, da die Probe vorher zerstört wurde, wodurch für die Probe MBE 6 das Ergebnis aus der Messung aus Abb. 118 bestätigt wird.




Abb. 130 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit Silizium-Nano-Clustern (direkte Abscheidung - Silizium, Proben: MBE 6, 21 und 22): ΔQ_{N_eff} stellt für jeden Messzyklus während des Sweep-Experiments die effektiv programmierte bzw. gelöschte Ladung dar. Im ersten Teil des Experiments sind deutlich Beladungspeaks zu erkennen: 1 Beginn der Programmierung, 2 Ende der Programmierung. Im zweiten Teil treten bei der Löschung diese Peaks nicht mehr so ausgeprägt auf, 3 Beginn der Löschung, 4 Ende der Löschung.

Die Einteilung der programmierten Ladung in eine flüchtige und nicht-flüchtige Komponente erscheint sinnvoll, da an vergleichbaren Strukturen schon mehrfach eine anfängliche

Verkleinerung des Schwellspannungsfensters (Ladungsverlust) gefunden wurde [164], [173] und [174]. Neben dem anfänglichen Ladungsverlust konnte in diesen Arbeiten auch immer eine nicht-flüchtige Ladungsspeicherung beobachtet werden. Somit wird deutlich, dass das Sweep-Experiment für eine qualitative Charakterisierung des Retention-Verhaltens der Nano-Cluster-Speicher eingesetzt werden kann.

Für die Proben MBE 6, MBE 21 und MBE 22 beträgt die nutzbare Flachbandspannungsverschiebung 0,4 V, 0,95 V und 0,8 V und ist somit in allen Fällen ausreichend, um in modernen Speicherbauelementen eingesetzt werden zu können [45]. Dabei ist aber anzumerken, dass die Nano-Cluster durch das Verdampfen von Silizium im UHV hergestellt wurden. Dieses Verfahren erscheint für den industriellen Einsatz ungeeignet.

Der wesentliche Unterschied zwischen den Proben MBE 6, MBE 21 und MBE 22 liegt aufgrund variiertes Abscheidebedingungen in der Größe und Dichte der Silizium-Nano-Cluster, siehe dazu Abschnitt 6.4.1. Die wichtigsten Messergebnisse für die Proben MBE 6, MBE 21 und MBE 22 sind in Tab. 17 dargestellt.

Tab. 17 Strukturelle und elektrische Eigenschaften der Silizium-Nano-Cluster-Proben (direkte Abscheidung)

Probe	Nano-Cluster Dichte [10^{10}cm^{-2}]	Nano-Cluster Durchmesser [nm]	maximales U_{fb} der der Vorwärtsmessung im 1. Teil [V]	minimales U_{fb} der der Vorwärtsmessung im 2. Teil [V]	nutzbares ΔV_{fb} [V]	Ladungen pro Nano-Cluster
MBE 6	10	30-50	1,07	0,67	0,40	3
MBE 21	1	über 100	0,90	-0,05	0,95	116
MBE 22	5	50-100	0,65	-0,15	0,80	20

Zusätzlich wurde die durchschnittliche Ladung nach Gl. 6 abgeschätzt, die ein Nano-Cluster tragen muss, um die gemessenen Flachbandspannungsverschiebungen hervorzurufen. Für die Probe MBE 6 waren mit drei Elektronen nur wenige Elementarladungen erforderlich, während für die Probe MBE 21 und MBE 22 20 bzw. 116 Elektronen pro Nano-Cluster notwendig waren. Durch diese Abschätzung wird deutlich, dass mit Nano-Cluster-Durchmessern von über 50 nm viele kleine Floating-Gates geschaffen werden, die nahezu kontinuierlich mit Elektronen beladen werden können. Um Einzelelektroneneffekte zu beobachten, sind diese Nano-Cluster deutlich zu groß. Es konnten schon Einzelelektroneneffekte mit Silizium-Nano-Clustern beobachtet werden, dabei besaßen die Nano-Cluster jedoch einen Durchmesser von weniger als 10 nm [53], [79] und [114].

Eine weitere Möglichkeit zur Herstellung von Silizium-Nano-Clustern ist die Abscheidung von SIPOS mit anschließender Temperung, siehe dazu Abschnitt 6.4.3. Im Folgenden werden die Ergebnisse der Sweep-Experimente mit SIPOS-Proben in Abb. 131, Abb. 132 und Abb. 133 dargestellt. Hierbei wurden zwei unterschiedliche Probensysteme untersucht:

1. SIPOS-Abscheidung mit anschließender *in situ* Abscheidung eines Isolators aus N_2O und Silan (Stack 1: Abb. 131 schwarz)

2. SIPOS-Abscheidung mit anschließender Abscheidung eines Standard BTBAS-SiO₂ (MB 5: Abb. 131 rot)

Die technologischen Daten der Proben Stack 1 und MB 5 sind in Tab. 16 aufgeführt.

Die Flachbandspannung in Abhängigkeit der Endspannung während des Sweep-Experiments zeigt die Abb. 131. Auffällig ist hierbei, dass die Probe Stack 1 schon bei sehr niedrigen Endspannungen (2 V) eine stark ausgeprägte Flachbandspannungsverschiebung in der Rückwärtsmessung aufweist, während die Flachbandspannung der Vorwärtsmessung im ersten Teil des Sweep-Experiments nahezu konstant ist.




Abb. 131 Sweep-Experiment mit MOS-Kondensatoren mit Silizium-Nano-Clustern (SIPOS-Abscheidung - Proben: Stack 1 und MB 5): Dargestellt ist die Flachbandspannung der Vorwärts- und Rückwärtsmessung eines Messzyklus über der Endspannung des Sweep-Experiments. (Startspannung 1. Teil/2. Teil: Stack 1 und MB 5: -3 V/+3 V, MBE Ref.: -2 V/+2 V)

Ein vollkommen anderes Verhalten zeigt dagegen die Probe MB 5, bei der der Top-Isolator durch BTBAS-SiO₂ realisiert wurde. Diese Probe weist ein nahezu perfektes Speicherverhalten auf. Im ersten Teil des Experiments setzt ab einer Spannung von 5 V schlagartig die Programmierung ein. Nachfolgend kann diese Ladung dann im 2. Teil des Experiments mit Endspannungen unter -6 V wieder gelöscht werden. Besonders auffällig ist bei beiden Proben jedoch, dass die Verschiebung der Flachbandspannung in der entgegengesetzten Richtung verläuft, als es für die abgeschiedenen Silizium-Nano-Cluster in Abb. 128 beobachtet wurde. Bei den Proben Stack 1 und MB 5 verschiebt sich die Flachbandspannung bei einer positiven Gate-Substrat-Spannung hin zu kleineren

Spannungen, wohingegen negative Gate-Substrat-Spannungen eine positive Flachbandspannung hervorrufen. Nach [172] findet somit der Ladungstransfer vom Gate aus statt.

Durch die Auswertung des Sweep-Experiments hinsichtlich des Ladungszuwachs (ΔQ_{N_gain}) und des Ladungsverlusts (ΔQ_{N_lost}) pro Messzyklus, dargestellt in Abb. 132, wird der Unterschied zwischen den beiden Proben besonders deutlich.

Bei der Probe Stack 1 ist deutlich zu erkennen, dass für jeden Messzyklus der Ladungszuwachs durch den Ladungsverlust genau kompensiert wird. Im Gegensatz dazu zeigt die Probe MB 5 nur einen Ladungszuwachs, der bei einer Endspannung von 5 V im ersten Teil bzw. -6 V im zweiten Teil beginnt und nach einigen Messzyklen abgeschlossen ist. Wird parallel der Ladungsverlust für die Probe MB 5 beobachtet, so ist festzustellen, dass dieser während des gesamten Experiments im Vergleich zum Ladungszuwachs vernachlässigbar gering ist. Hierdurch ist ein Indiz gegeben, dass die Probe MB 5 ein ausgezeichnetes Retention-Verhalten hat. Im Vergleich zu den direkt im UHV abgeschiedenen Silizium-Nano-Clustern (Abb. 129) ist der beobachtete Ladungsverlust der Probe MB 5 deutlich kleiner.




Abb. 132 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit Silizium-Nano-Clustern (SIPOS-Abscheidung, Proben: Stack 1 und MB 5): Der Ladungszuwachs (ΔQ_{N_gain}) und der Ladungsverlust (ΔQ_{N_lost}) während eines Messzyklus sind in Abhängigkeit der Endspannung dargestellt.

In der Auswertung des Sweep-Experiments hinsichtlich der effektiven Ladungsspeicherung während eines Messzyklus, dargestellt in Abb. 133, ist zu erkennen, dass die Probe Stack 1 keine effektive Ladungsspeicherung aufweist. Aus diesem Grund ist die Prozessfolge mit einem *in situ* abgeschiedenen Isolator unter den hier gewählten Bedingungen nicht für die

Herstellung von nicht-flüchtigen Speicherbauelementen geeignet. Hier ist deutlich der Vorteil des Sweep-Experiments gegenüber der Messung einzelner C(U)-Messzyklen zu erkennen. Bei der Betrachtung einzelner C(U)-Messzyklen wäre der Schluss möglich, dass die Probe Stack 1 einen deutlichen Speichereffekt aufweist, da deutliche Flachbandspannungsverschiebungen in den einzelnen Messzyklen auftreten. Durch die spezielle Auswertung des Sweep-Experiments ist es jedoch zusätzlich möglich, festzustellen, dass dieser Effekt zumindest für nicht-flüchtige Speicherung ungeeignet ist.

Im Gegensatz dazu ist für die Probe MB 5 im ersten Teil des Experiments deutlich eine Programmierung, die bei einer Endspannung von 5 V (1) beginnt und bei 10 V (2) abgeschlossen ist, zu beobachten. Im zweiten Teil des Experiments ist es dann möglich, die programmierte Ladung wieder zu löschen. Die Löschung beginnt ab einer Endspannung von -6 V (3) und endet bei einer Endspannung von -10,5 V (4). Da kein signifikanter Ladungsverlust auftritt, ist der Ladungszuwachs nahezu identisch mit der effektiv gespeicherten Ladung.




Abb. 133 Auswertung des Sweep-Experiment mit MOS-Kondensatoren mit Silizium-Nano-Clustern (SIPOS-Abscheidung, Proben: Stack 1 und MB 5): $\Delta Q_{N,eff.}$ stellt für jeden Messzyklus während des Sweep-Experiments die effektiv programmierte bzw. gelöschte Ladung dar. Im ersten Teil des Experiments sind deutlich Beladungspeaks zu erkennen: 1 Beginn der Programmierung, 2 Ende der Programmierung. Im zweiten Teil treten bei der Löschung diese Peaks genauso deutlich auf, 3 Beginn der Löschung, 4 Ende der Löschung.

Insgesamt ist für die Probe MB 5 eine sehr große nutzbare Flachbandspannungsverschiebung von 1,2 V beobachtet worden, so dass Silizium-Nano-Cluster auf der Basis eines SIPOS-

Prozesses sehr vielversprechend erscheinen, das kontinuierliche Floating-Gate in einem nicht-flüchtigen Speicher ersetzen zu können. Die Abschätzung der Größe und Dichte der Nano-Cluster durch TEM-Messungen konnte im Rahmen dieser Arbeit nicht mehr durchgeführt werden. Ähnlich vielversprechende Ergebnisse mit SIPOS-Nano-Clustern wurden z. B. auch schon bei [76], [77], [78] und [79] gefunden.

Eine besonders wichtige Beobachtung stellt die unterschiedliche Richtung der Flachbandspannungsverschiebung in Abhängigkeit der Gate-Substrat-Spannung für abgeschiedene Silizium- und SIPOS-Nano-Cluster in dieser Arbeit dar. In der Literatur wurden für das Speicherverhalten von SIPOS-Nano-Clustern schon beide Verhaltensweisen für die Verschiebung der Flachbandspannung beobachtet. I. Crupi et al. beschreiben in [76] die gleichen Verschiebungsrichtungen, die auch in dieser Arbeit gefunden wurden. Sie erklären ihre Ergebnisse damit, dass in der SIPOS-Schicht nur Löcher stabil gespeichert werden können und diese Löcher dann in der SIPOS-Schicht durch äußere Spannungen bewegt werden können, wodurch es zu einer Flachbandspannungsverschiebung ähnlich wie bei der Kontamination von Oxiden mit positiven Alkaliionen kommt. Im Gegensatz dazu finden M. Rosmeulen et al. in [77] und [78] für ihre SIPOS-Proben Verschiebungen der Flachbandspannungen in entgegengesetzter Richtung, wie sie in dieser Arbeit bisher nur für direkt abgeschiedene Silizium-Nano-Cluster gefunden wurden. Durch diese Ergebnisse wird die Interpretation von I. Crupi et al. in Frage gestellt, da es nicht verständlich ist, weshalb die Löcherspeicherung in SIPOS-Schichten von M. Rosmeulen et al. nicht beobachtet wurde.

Eine andere mögliche Interpretation ist, dass die Proben aus [76] und dieser Arbeit nicht über den Tunnel-Isolator sondern über den Top-Isolator beladen werden. Das Beladen über den Top-Isolator bedeutet hierbei, dass bei positiver Gate-Substrat-Spannung mehr Elektronen aus den Nano-Clustern zur Gate-Elektrode tunneln als vom Substrat zu den Nano-Clustern. Bei negativer Gate-Substrat-Spannung werden dann die Nano-Cluster vom Gate mit Elektronen beladen. Diese Situation ist gegeben, wenn der Stromtransport über den Top-Isolator wesentlich früher einsetzen als über den Tunnel-Isolator [172]. Für die Proben aus [76] dürfte dies der Fall gewesen sein, da der Isolator zum Substrat durch ein 25 nm dickes thermisches SiO₂ und der Top-Isolator durch ein 20 nm dickes CVD-Oxid realisiert wurde. Beide Isolatoren sind so dick, dass FN-Tunneln der dominante Stromtransport ist. Wenn jetzt die Barriere des CVD-Oxides niedriger ist als die Barriere des thermischen SiO₂, was normalerweise zu erwarten ist [165], findet eine Beladung über den Top-Isolator statt. Auch in dieser Arbeit wurde für den Top-Isolator ein CVD-Oxid verwendet, bei dem eine reduzierte Barriere gefunden wurde (Abschnitte 6.2 und 6.3), so dass auch hier diese Voraussetzung

erfüllt ist. In [77] wurde hingegen ein High-Temperature-Oxide als Top-Isolator (5 nm) abgeschieden und als Tunnel-Isolator ein thermisches SiO₂ (2 nm) eingesetzt. Beide Isolatoren besitzen somit ähnliche Barrieren. Da aber der Tunnel-Isolator nur 2 nm dick ist, wird diese Struktur über den Tunnel-Isolator (direktes Tunneln) be- und entladen und zeigt somit genau entgegengesetztes Verschieben der Flachbandspannung als bei [76] und in dieser Arbeit. Dieses Erklärungsmodell erscheint wesentlich plausibler, da die hier betrachteten unterschiedlichen Ergebnisse zur Ladungsspeicherung von SIPOS-Nano-Clustern konsistent beschrieben werden können.

Zum Abschluss bleibt noch zu klären, warum sich die Flachbandspannung der Proben MBE 21, MBE 22 (Abb. 128) und MB 5 (Abb. 131) bei gleicher Spannung am Gate in unterschiedliche Richtungen verschieben, obwohl bei allen drei Proben die beiden Isolatoren identisch hergestellt wurden. Eine mögliche Erklärung ist, dass aufgrund verschiedener Stromtransportmechanismen die abgeschiedenen Silizium-Nano-Cluster auf andere Art beladen werden als die Silizium-Nano-Cluster innerhalb der kontinuierlichen SIPOS-Schicht. Unterstützt wird diese These durch die Strommessungen aus Abschnitt 6.6.1. Hier konnte gezeigt werden, dass verglichen mit einer SIPOS-Probe der Stromtransport bei direkt abgeschiedenen Nano-Clustern wesentlich früher einsetzt. Aber auch im Sweep-Experiment konnten Unterschiede festgestellt werden, die darauf schließen lassen, dass zwischen den Proben MBE 21, MBE 22 und MB 5 strukturelle Unterschiede bestehen, da nur für die Proben MBE 21 und MBE 22 ein signifikanter Einfluss des Ladungsverlusts im Sweep-Experiment beobachtet wird. Dieser Einfluss sowie der früher einsetzende Stromtransport lässt vermuten, dass sich bei der direkten Abscheidung von Silizium-Nano-Clustern um die Nano-Cluster herum Zustände bilden, über die die Elektronen von Substrat aus in die Nano-Cluster tunneln. Das Auftreten eines solchen Tunnelpfades wurde schon in [175] für Germanium-Nano-Cluster vorhergesagt. Diese Bildung von Zuständen tritt anscheinend bei der Abscheidung einer kontinuierlichen SIPOS-Schicht nicht auf.

Um die aufgestellte Vermutung weiter zu untermauern, sind in Abb. 134, Abb. 135 und Abb. 136 die Ergebnisse des Sweep-Experiments einer Probe mit einem kontinuierlichen n⁺-dotierten Silizium-Floating-Gate dargestellt. Das Floating-Gate wurde durch eine 80 nm dicke, stark n-dotierte Polysiliziumschicht realisiert, wobei sich die Dicke dieser Schicht an Strukturen von derzeitigen Flash-Speichern (0,250 µm - Strukturbreite) orientiert [176]. Die technologischen Daten der Probe nfloat 1 sind in Tab. 16 aufgeführt

Die Flachbandspannung in Abhängigkeit der Endspannung während des Sweep-Experiments ist in Abb. 134 dargestellt. Das Resultat ähnelt dem der Probe mit den SIPOS-Nano-Clustern

(MB 5, Abb. 131), wobei die Proben MB 5 und nfloat 1 identische Isolatoren besitzen. Ab Endspannungen über 3,5 V bzw. unter -4 V wird die Flachbandspannung verändert. Durch positive Gatespannungen verringert sich die Flachbandspannung. Eine Erhöhung der Flachbandspannungen wird durch negative Gatespannungen erreicht. Die nutzbare Flachbandspannungsverschiebung beträgt ca. 4 V.




Abb. 134 Sweep-Experiment mit MOS-Kondensatoren mit kontinuierlichem n^+ -dotierten Floating-Gate (direkte Abscheidung - n^+ -Poly-Si, Probe: nfloat 1): Dargestellt ist die Flachbandspannung der Vorwärts- und Rückwärtsmessung eines Messzyklus über der Endspannung des Sweep-Experiments. (Startspannung 1. Teil/2. Teil: nfloat 1, MBE Ref.: -2 V/+2 V)

Die Auswertung des Sweep-Experiments hinsichtlich des Ladungszuwachs und des Ladungsverlusts ist in Abb. 135 dargestellt. Der Ladungszuwachs beginnt im ersten Teil des Experiments bei 3,5 V und endet nach einigen Messzyklen. Ein entgegengesetzter Ladungszuwachs tritt im zweiten Teil des Experiments ab -4 V auf. Der Ladungsverlust ist im Vergleich zum Ladungsgewinn über das gesamte Experiment vernachlässigbar.

Die Auswertung des Sweep-Experiments hinsichtlich der effektiven Ladungsspeicherung ist in Abb. 136 dargestellt. Für die Probe nfloat 1 beginnt im ersten Teil die Programmierung bei einer Endspannung von 3,5 V (1) und ist bei 6,5 V (2) abgeschlossen. Im zweiten Teil des Experiments ist es dann möglich, die programmierte Ladung wieder zu löschen. Die Löschung beginnt ab einer Endspannung von -4,5 V (3) und endet bei einer Endspannung von -8 V (4). Da kein signifikanter Ladungsverlust auftritt, sind der Ladungszuwachs und die effektive Ladungsspeicherung nahezu identisch.

Die Ergebnisse des Sweep-Experiments mit kontinuierlichem Floating-Gate ähneln stark den Ergebnissen mit SIPOS-Nano-Clustern. In beiden Fällen wurde kein signifikanter Ladungsverlust gefunden und die Verschiebungsrichtung der Flachbandspannung war für beide Proben gleich.




Abb. 135 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit kontinuierlichem n⁺-dotierten Floating-Gate (n⁺-Poly-Si: nfloat 1): Der Ladungszuwachs (ΔQ_{N_gain}) und der Ladungsverlust (ΔQ_{N_lost}) während eines Messzyklus sind in Abhängigkeit der Endspannung dargestellt.




Abb. 136 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit kontinuierlichem n⁺-dotierten Floating-Gate (n⁺-Poly-Si: nfloat 1): $\Delta Q_{N_eff.}$ stellt für jeden Messzyklus während des Sweep-Experiments die effektiv programmierte bzw. gelöschte Ladung dar. Im ersten Teil des Experiments sind deutlich Beladungspeaks zu erkennen: 1 Beginn der Programmierung, 2 Ende der Programmierung. Im zweiten Teil treten bei der Löschung diese Peaks genauso deutlich auf, 3 Beginn der Löschung, 4 Ende der Löschung.

Aufgrund der vorangegangenen Messergebnisse für MOS-Kondensatoren mit abgeschiedenen Silizium-Nano-Clustern (direkte Si-Abscheidung: MBE 6, MBE 21 und MBE 22, SIPOS: MB 5) und einem kontinuierlichem Floating-Gate (n^+ -Poly-Si: nfloat 1) ist es unter Berücksichtigung von bereits publizierten Vorstellungen zum Ladungstransfer möglich, ein Modell zu erstellen, welches das Speicherverhalten der bisher charakterisierten Nano-Cluster-Speicher beschreibt.

Alle MOS-Speicherstrukturen (MB 5 und nfloat 1), in denen das Speichermedium durch eine homogene konforme Abscheidung erzeugt wurde, zeigen eine Verkleinerung der Flachbandspannung unter positiven Gatespannungen und eine Vergrößerung der Flachbandspannung unter negativen Gatespannungen. Solch ein Verhalten wurde auch schon früher beobachtet, wenn die Be- und Entladung vom Gate her erfolgt anstatt vom Substrat [172]. Dieser Sachverhalt könnte auch bei den Proben in dieser Arbeit erfüllt sein. Die Ursache, dass die Be- und Entladung über den Top-Isolator stattfindet, kann vermutlich auf die unterschiedlichen Barrierenhöhen des Tunnel-Isolators und des Top-Isolators zurückgeführt werden. Der Be- und Entlademechanismus für diese Proben ist schematisch in Abb. 137 dargestellt, als maßgeblicher Stromtransportmechanismus wird das FN-Tunneln angenommen. Mit Pfeilen ist angedeutet, dass der Be- und Entladevorgang aufgrund der wesentlich kleineren Barriere des Top-Isolators von der Gate-Seite geschieht.

Für den Top-Isolator, der mittels BTBAS-SiO₂ realisiert wurde, ist im Vergleich zu thermischen SiO₂ eine wesentlich kleinere Barriere gefunden worden (siehe Abschnitt 6.2.1). Eine Konsequenz dieses Modells ist, dass das direkte Tunneln für den 4,2 nm dicken Tunnel-Isolator noch keinen signifikanten Beitrag zum Be- und Entladevorgang leistet.




Abb. 137 Banddiagramm der MOS-Speicherstrukturen, bei denen die Nano-Cluster bzw. Speicherzustände vom Gate aus be- und entladen werden: links: Beladungsvorgang, rechts: Entladevorgang

Im Unterschied dazu zeigen alle MOS-Speicherstrukturen (MBE 6, MBE 21 und MBE 22), bei denen die Silizium-Nano-Cluster direkt abgeschieden wurden, einen Anstieg der Flachbandspannung unter positiven Gatespannungen und einen Rückgang der Flachbandspannung unter negativen Gatespannungen. Die Beladung findet somit über den Tunnel-Isolator statt. Diese Tatsache ist insofern bemerkenswert, da an der Herstellung der Isolatoren und deren Schichtdicken im Vergleich zu den Proben MB 5 und nfloat 1 keine Veränderung vorgenommen wurde. Weiterhin ist nur bei den Proben MBE 6, MBE 21 und MBE 22 ein deutlicher Einfluss des Ladungsverlusts während des Sweep-Experiments zu beobachten, der wahrscheinlich durch Zustände im Isolator in der Nähe der Nano-Cluster hervorgerufen wird. Solche Zustände sind schon mehrfach in Modellen zur Beschreibung von Nano-Cluster-Speichern beschrieben worden [175], [177], [178], [189]. Über diese Zustände entstehen zusätzliche Tunnelpfade zum Substrat, so dass die Be- und Entladung wieder vom Substrat erfolgen kann [175], [178]. Der Be- und Entlademechanismus für diese Proben ist schematisch in Abb. 138 dargestellt. Zustände im Tunnel-Isolator erleichtern den Ladungsträgertransport über den Tunnel-Isolator, so dass der Beladevorgang von der Substratseite erfolgt. Über die energetische Lage, die Dichte und den Abstand dieser Zustände zum Substrat konnten bisher keine Aussagen getroffen werden.




Abb. 138 Banddiagramm der MOS-Speicherstrukturen, bei denen die Nano-Cluster über Trapzustände vom Substrat aus be- und entladen werden: links: Beladevorgang, rechts: Entladevorgang

6.6.4.3 Proben mit Germanium-Nano-Clustern

In diesem Abschnitt werden Proben mit Germanium-Nano-Clustern, die mittels direkter Abscheidung im UHV erzeugt worden sind, untersucht. Die technologischen Daten der Proben MBE 8 und MBE 24 sind in Tab. 16 aufgeführt. Die Ergebnisse der Sweep-Experimente sind in Abb. 139, Abb. 140 und Abb. 141 zusammengefasst.

Die Flachbandspannung in Abhängigkeit der Endspannung während des Sweep-Experiments ist Abb. 139 dargestellt. Im ersten Teil des Experiments wird die Flachbandspannung durch positive Gate-Substrat-Spannungen erhöht, wobei sich die Änderung für beide Proben MBE 8 und MBE 24 sprunghaft vollzieht. Der Spannungssprung findet für die Probe MBE 8 bei 6,8 V statt, wobei sich die Flachbandspannung um 0,3 V erhöht. Bei der Probe MBE 24 konnten zwei Sprünge bei 3,5 V und 7 V beobachtet werden, wobei sich die Flachbandspannung jeweils um 0,4 V erhöht. Dieses Verhalten wurde in dieser Arbeit bisher bei keiner anderen Probe beobachtet. Der zweite Teil des Experiments konnte nur für die Probe MBE 24 durchgeführt werden, dabei konnte kein sprunghaftes Entladeverhalten beobachtet werden. Da die Probe MBE 8 nach dem ersten Teil schon zu stark geschädigt war, konnte der zweite Teil des Experiments an dieser Probe nicht durchgeführt werden.

Die Auswertung des Sweep-Experiments hinsichtlich des Ladungszuwachs und des Ladungsverlusts sind in Abb. 140 dargestellt.




Abb. 139 Sweep-Experiment mit MOS-Kondensatoren mit Germanium-Nano-Clustern (direkte Abscheidung - Proben: MBE 8, MBE 24): Dargestellt ist die Flachbandspannung der Vorwärts- und Rückwärtsmessung eines Messzyklus über der Endspannung des Sweep-Experiments. (Startspannung 1.Teil/2.Teil: MBE 8 -3 V/+3 V, MBE 24, MBE Ref.: -2 V/+2 V)

Im Vergleich zu den Silizium-Nano-Clustern aus Abschnitt 6.6.4.2 ist für die Germanium-Nano-Cluster schon für sehr kleine Endspannungen ab 1 V ein deutlicher Ladungszuwachs zu erkennen. Neben diesem Ladungszuwachs ist aber immer auch ein Ladungsverlust zu beobachten. Die schon für sehr geringe Endspannungen auftretende Ladungsspeicherung und der Ladungsverlust sind ein Indiz dafür, dass durch die Germanium-Nano-Cluster eine große

Anzahl leicht umladbare Speicherzustände generiert werden, die für eine nicht-flüchtige Ladungsspeicherung ungeeignet sind. Das Auftreten einer Vielzahl von umladbaren Speicherzuständen ist insofern nicht verwunderlich, da in einer strukturellen Untersuchung von Germanium-Nano-Clustern in SiO₂ atomare Defekte im Vergleich zu Bulk-Germanium nachgewiesen werden konnten [179]. Diese Zustände, die schon bei geringen Spannungen umgeladen werden bzw. nach kurzer Zeit ihre Ladung verlieren, könnten dafür verantwortlich sein, dass bei Speicherstrukturen mit Germanium-Nano-Clustern im Vergleich zu Silizium-Nano-Clustern unter beschleunigten Testbedingungen immer geringere Retention-Zeiten und somit ein höherer Ladungsverlust gefunden wurden [86], [88], [180]. Die Abnahme der gespeicherten Ladung für Germanium-Nano-Cluster nach kurzer Zeit (~ Sekunden) [10] bzw. Retention-Zeiten von wenigen Stunden werden immer wieder beobachtet [80], [81].




Abb. 140 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit Germanium-Nano-Clustern (direkte Abscheidung - Proben: MBE 8, MBE 24): Der Ladungszuwachs (ΔQ_{N_gain}) und der Ladungsverlust (ΔQ_{N_lost}) während eines Messzyklus sind in Abhängigkeit der Endspannung dargestellt.

Die Auswertung des Sweep-Experiments hinsichtlich der effektiven Ladungsänderung pro Messzyklus ist Abb. 141 dargestellt.

Im ersten Teil des Experiments sind deutliche Beladungspeaks zu erkennen. Diese sehr scharf ausgeprägten Peaks treten bei den Endspannungen auf, an denen die Flachbandspannung sprunghafte Veränderungen zeigte. Im zweiten Teil konnte jedoch nur eine schwache Entladung beobachtet werden, die kontinuierlich und nicht sprunghaft erfolgt.

Die Nano-Cluster in den Proben MBE 8 und MBE 24 konnten mittels TEM-Messungen eindeutig nachgewiesen werden (siehe Abschnitt 6.4.2), dabei konnten Dichten bis zu $1 \times 10^{12} \text{ cm}^{-2}$ abgeschätzt werden. Der Durchmesser der Nano-Cluster liegt bei 5 nm.




Abb. 141 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit Germanium-Nano-Clustern (direkte Abscheidung - Proben: MBE 8, MBE 24): $\Delta Q_{N_eff.}$ stellt für jeden Messzyklus während des Sweep-Experiments die effektiv programmierte bzw. gelöschte Ladung dar. Im ersten Teil des Experiments sind deutlich Beladungspeaks zu erkennen. Diese Beladungspeaks treten bei den Endspannungen auf, bei denen die Sprünge in der Flachbandspannung zu beobachten sind. Im zweiten Teil des Experiments konnte keine sprunghafte Löschung beobachtet werden.

Da die Ladungsspeicherung bei beiden Proben sprunghaft einsetzt, könnte es sich bei der stufenartigen Erhöhung, die bei den Proben MBE 8 und MBE 24 gefunden wurde, um quantisierte Ladungsspeicherung bei Raumtemperatur handeln. Dafür spricht, dass sich die Flachbandspannungsverschiebung bei Probe MBE 24 an beiden Stufen um denselben Wert von 0,4 V erhöht und die für den Sprung benötigten Endspannungen auch äquidistant liegen. Ein ähnliches Verhalten wurde auch schon bei [82] für Germanium-Nano-Cluster, die mittels einer SiGe-Schicht erzeugt wurden, gefunden und als quantisierte Ladungsspeicherung beschrieben. Auch die Probe MBE 8 zeigt einen ähnlich hohen Sprung (0,3 V) in der Flachbandspannung bei 7 V nicht aber bei 3,5 V. Unter der Annahme, dass bei jedem Sprung in der Flachbandspannung genau eine Elementarladung auf einen Germanium-Nano-Cluster transferiert wird, lassen sich die Nano-Cluster-Dichten nach Gl. 6 für beide Proben MBE 8 und MBE 24 zu $5 \times 10^{11} \text{ cm}^{-2}$ bzw. $8 \times 10^{11} \text{ cm}^{-2}$ abschätzen. Die Dichte liegt damit in der Nähe des Wertes von $1 \times 10^{12} \text{ cm}^{-2}$, der in Abschnitt 6.4.2 aus TEM-Messungen abgeschätzt wurde und liefert somit ein konsistentes Bild.

Gegen diese Interpretation der quantisierten Ladungsspeicherung spricht, dass im zweiten Teil des Sweep-Experiments für die Probe 24 keine Sprünge in der Flachbandspannung und auch nur eine schwache kontinuierliche Entladung beobachtet werden konnte. Außerdem wurde für die Probe MBE 8 im ersten Teil des Experiments nur ein Spannungssprung gefunden. Somit fehlt bei der Probe MBE 8 quasi ein Elektronentransfer auf die Nano-Cluster.

Durch die Verschiebung der Flachbandspannung zu höheren Werten unter positiven Gate-Substrat-Spannungen kann vermutet werden, dass auch die abgeschiedenen Germanium-Nano-Cluster wie die abgeschiedenen Silizium-Nano-Cluster vom Substrat her beladen werden [172]. Durch die Beobachtung des großen Ladungsverlusts kann weiterhin angenommen werden, dass in diesen Proben viele leicht umladbare Zustände vorhanden sind, so dass eine Programmierung analog zu dem Modell aus Abb. 138 erfolgt. Da aber keine Entladung nachgewiesen werden konnte, ist der endgültige Nachweis über die Funktionstauglichkeit von Nano-Cluster-Speicher mit im UHV abgeschieden Germanium-Nano-Clustern in dieser Arbeit nicht erbracht worden.

Dieses Experiment hat ganz klar gezeigt, dass einfache C(U)-Hysteresemessungen, welche nur einem einzigen Messzyklus entsprechen, nicht sehr aussagekräftig hinsichtlich der Untersuchungen der Speichereigenschaften von Nano-Cluster-Speicher sind. Dies ist dadurch begründet, da durch diese Messungen nicht entschieden werden kann, ob leicht umladbare Zustände am Speichereffekt beteiligt sind oder ob die Struktur auch wieder entladen werden kann. Trotzdem werden in der aktuellen Literatur oftmals nur einzelne C(U)-Messzyklen an Speicherkondensatoren durchgeführt, um das Speicherverhalten zu demonstrieren [67], [70], [72], [175], [181]-[186].

6.6.4.4 Nitridische Speicher mit BTBAS

Um die Untersuchungen zur direkten Deposition von Speicherschichten in dieser Arbeit zu vervollständigen, werden abschließend die Schichten untersucht, die mittels eines BTBAS-Prozesses abgeschieden wurden. Die technologischen Daten der Proben MB 4 und MB 7 sind in Tab. 16 aufgeführt. Aufgrund der AES-Messungen an den BTBAS-Schichten aus Abschnitt 6.4.4 muss angenommen werden, dass der Speichereffekt nicht auf Nano-Clustern beruht, sondern dass es sich um einen Nitrid-Speicher handelt. Hierbei wird die Ladung in Traps gespeichert, die in der stickstoffhaltigen Siliziumschicht vorhanden sind [16], [45].

Die Ergebnisse des Sweep-Experiments der Proben MB 4 und MB 7 mit nitridischen BTBAS-Speicherschichten sind in Abb. 142, Abb. 143 und Abb. 144 dargestellt.

Die Flachbandspannung in Abhängigkeit der Endspannung während des Sweep-Experiments ist in Abb. 142 dargestellt. Die Programmierung setzt im ersten Teil des Experiments für

beide Proben schlagartig bei 5 V ein, wobei eine positive Gate-Substrat-Spannung eine Verkleinerung der Flachbandspannung hervorruft. Im zweiten Teil des Experiments wird ab einer Endspannung von -6 V die Flachbandspannung für Probe MB 4 erhöht, d. h., die zuvor programmierte Ladung wird wieder gelöscht. Dagegen bleibt die Flachbandspannung für Probe MB 7 im zweiten Teil des Experiments quasi unverändert auf dem Niveau, das sie im ersten Teil angenommen hat.

Die nutzbare Flachbandspannungsverschiebung beträgt für die Probe MB 4 2,6 V und ist damit ausreichend für den Einsatz in Speicherbauelementen. Dagegen konnte die Flachbandspannung für Probe MB 7 während der Programmierung nur einmal um 0,4 V verschoben werden. Der Löschvorgang und somit die Funktionsfähigkeit als Speicherbauelement konnte für die Probe MB 7 nicht beobachtet werden.




Abb. 142 Sweep-Experiment mit MOS-Kondensatoren mit kontinuierlichen BTBAS-Schichten (Probe: MB 4 [BTBAS], MB 7 [BTBAS + N₂O]): Dargestellt ist die Flachbandspannung der Vorwärts- und Rückwärtsmessung eines Messzyklus über der Endspannung des Sweep-Experiments. (Startspannung 1. Teil/2. Teil: MBE Ref.: -2 V/+2 V, MB 4, MB 7: -3 V/+3 V)

In Abb. 143 ist die Auswertung des Sweep-Experiments hinsichtlich des Ladungszuwachs und des Ladungsverlusts dargestellt. Es zeigen sich deutliche Be- und Entladungspeaks im ersten und zweiten Teil des Sweep-Experiments. Im Vergleich dazu ist der Ladungsverlust während des gesamten Experiments und damit die Anzahl der leicht umladbaren Speicherzustände vernachlässigbar gering.

Die Auswertung hinsichtlich des effektiven Ladungszuwachs pro Messzyklus ist in Abb. 144 dargestellt. Die Programmierung einer positiven effektiven Ladung erfolgt im ersten Teil ab

6 V (1) und ist bei 9 V (2) abgeschlossen. Im zweiten Teil des Experiments erfolgt eine Löschung des zuvor programmierten Zustandes für die Probe MB 4. Die Löschung beginnt ab einer Endspannung von -6 V (3) und ist bei -10 V (4) abgeschlossen.




Abb. 143 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit kontinuierlichen BTBAS-Schichten (Probe: MB 4, MB 7): Der Ladungszuwachs (ΔQ_{N_gain}) und der Ladungsverlust (ΔQ_{N_lost}) während eines Messzyklus sind in Abhängigkeit der Endspannung dargestellt.

Auch in diesem Fall fügen sich die Ergebnisse des Sweep-Experiments in das bisherige Bild ein. Da es sich bei den Speicherorten um homogene und konforme BTBAS-Schichten handelt, ergeben sich Flachbandspannungsverschiebungen, wie sie auch schon für die SIPOS-Probe (Abb. 131) und die Probe mit dem kontinuierlichem Floating-Gate (Abb. 134) gefunden wurden. Positive Spannungen am Gate erniedrigen die Flachbandspannung und negative Spannungen erhöhen die Flachbandspannung. Dieses Verhalten ist ein Indiz, dass auch diese Proben über den Isolator zu Gate-Elektrode be- und entladen werden (siehe Modell aus Abb. 137) [172]. Zustände im Tunnel-Isolator, die das Be- und Entladen über den Tunnel-Isolator ermöglichen und einen signifikanten Ladungsverlust hervorrufen, bilden sich nicht. Aus welchem Grund die Probe MB 7 sich nicht entladen ließ, konnte im Rahmen dieser Arbeit nicht geklärt werden.

Es konnte erstmalig mit den hier dargestellten Ergebnisse gezeigt werden, dass nitridische BTBAS-Schichten z. B. in SONOS-Speicherstrukturen als Speichermedium eingesetzt werden können. Die aufgrund der niedrigen Abscheidetemperatur leicht zu realisierende Integration von BTBAS-Schichten in den Gate-Stack eines Speicherbauelements ist insofern

interessant, wenn z. B. Kombinationen aus Nano-Clustern und Siliziumnitridschichten untersucht werden [112], [174] oder die Dichte abgeschiedener Nano-Cluster vergrößert werden soll [53].




Abb. 144 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit kontinuierlichen BTBAS-Schichten (Probe: MB 4, MB 7): ΔQ_{N_eff} stellt für jeden Messzyklus während des Sweep-Experiments die effektiv programmierte bzw. gelöschte Ladung dar. Im ersten Teil des Experiments sind deutlich Beladungspeaks zu erkennen: 1 Beginn der Programmierung, 2 Ende der Programmierung. Im zweiten Teil tritt für die Probe MB 4 bei der Löschung dieser Peak genauso deutlich auf: 3 Beginn der Löschung, 4 Ende der Löschung.

6.6.4.5 Proben mit implantierten Nano-Clustern

Im Folgenden werden die Ergebnisse des Sweep-Experiments dargestellt, bei denen die Nano-Cluster mittels Ionenimplantation hergestellt worden sind.

Bei den implantierten Proben zeigten sich sehr starke Abhängigkeiten der Speichereigenschaften von der Implantationsdosis und der Implantationsenergie. Zur Verdeutlichung wurden die Proben in zwei Kategorien eingeteilt:

1. Typ 1: Beobachtung einer Ladungsspeicherung mit geringem Einfluss des Ladungsverlusts.
2. Typ 2: Beobachtung einer Ladungsspeicherung mit sehr starkem Einfluss des Ladungsverlusts.

Die technologischen Daten der implantierten Proben sind in Tab. 16 zusammengefasst. Die Darstellung der Ergebnisse des Sweep-Experiments der implantierten Silizium-Proben vom Typ 1 erfolgt in Abb. 145, Abb. 146 und Abb. 147.




Abb. 145 Sweep-Experiment mit MOS-Kondensatoren mit implantierten Silizium-Nano-Clustern vom Typ 1 (Probe: Imp 12_2 [Dosis: $7 \times 10^{15} \text{ cm}^{-2}$, Energie: 6 keV]): Dargestellt ist die Flachbandspannung der Vorwärts- und Rückwärtsmessung eines Messzyklus über der Endspannung des Sweep-Experiments. (Startspannung 1. Teil/2. Teil: Imp 9, Imp 12_2: -3 V/+3 V)

Die Abhängigkeit der Flachbandspannung von der Endspannung während des Sweep-Experiments wird in Abb. 145 aufgezeigt. Es ist deutlich zu erkennen, dass für die Probe Imp 12_2 eine deutliche Flachbandspannungsverschiebung und somit ein Speichereffekt auftritt, wohingegen die Referenzprobe Imp 9, bei der die Implantation nicht durchgeführt wurde, über den gesamten Bereich des Sweep-Experiments keine Verschiebung der Flachbandspannung zeigt. Die Verschiebung der Flachbandspannung setzt ab 4 V im ersten Teil und ab -3 V im zweiten Teil des Sweep-Experiments ein. Eine positive Gate-Substrat-Spannung führt zu einer Erhöhung der Flachbandspannung. Durch das Anlegen einer negativen Gate-Substrat-Spannung kann die Flachbandspannung verkleinert werden. Somit erfolgt der Ladungstransfer für diese Probe vom Substrat [172]. Das nutzbare Flachbandspannungsfenster beträgt 4 V. Hierbei ist festzustellen, dass die Flachbandspannung sich wesentlich weiter zu negativen Spannungen verschieben lässt als zu positiven. Experimente in [98] und [188] lassen den Schluss zu, dass es sich bei der effektiven positiven Ladung, d. h. negativen Flachbandspannungen, um Ladungsspeicherung in Defekten innerhalb des Tunnel-Isolators handelt, die durch die Implantation hervorgerufen wurden. Experimentell wurde diese Tatsache nachgewiesen, da eine Ausheilung implantierter Proben in oxidierender Atmosphäre die Flachbandspannungsverschiebung im negativen Spannungsbereich unterdrückt.

Wird nur die Flachbandspannung in Abhängigkeit der Endspannung betrachtet, so entsteht der Eindruck, die Probe Imp 12_2 mit implantierten Silizium-Nano-Clustern weise ein ähnlich gutes Speicherverhalten auf wie die Probe MB 5 mit den SIPOS-Nano-Clustern (Abb. 131). In der Auswertung des Sweep-Experiments hinsichtlich des Ladungszuwachs und Ladungsverlusts pro Messzyklus, dargestellt in Abb. 146, können jedoch deutliche Unterschiede ausgemacht werden. Im Gegensatz zur SIPOS-Probe ist im ersten Teil des Sweep-Experiments für Endspannungen kleiner 4 V und im gesamten zweiten Teil neben dem Ladungszuwachs auch ein sehr starker Ladungsverlust zu beobachten. Dieser Ladungsverlust zeigt sich eindeutig, wenn das Retention-Zeitverhalten explizit untersucht wird. Auch in anderen Untersuchungen wurde für implantierte Silizium-Nano-Cluster eine Verkleinerung der Flachbandspannungs- bzw. Schwellspannungsfensters direkt nach der Programmierung beobachtet [97], [172], [189].

Des Weiteren weisen der Ladungszuwachs und der Ladungsverlust für die Probe Imp 12_2 einen Vorzeichenwechsel auf. Die Vorzeichenwechsel sind in Abb. 146 durch Pfeile markiert.




Abb. 146 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit implantierten Silizium-Nano-Clustern vom Typ 1 (Probe: Imp 12_2): Der Ladungszuwachs (ΔQ_{N_gain}) und der Ladungsverlust (ΔQ_{N_lost}) während eines Messzyklus sind in Abhängigkeit der Endspannung dargestellt.

Solch ein Verhalten wurde auch schon bei [75] beobachtet. Als Erklärung wurde angeführt, dass zwei unterschiedliche Prozesse in der Struktur auftreten. Unter kleinen Feldstärken wird die Ladung innerhalb der Struktur umverteilt, unter großen Feldstärken findet Ladungsträgerinjektion in den Gate-Isolator statt. Dieses Interpretation könnte auch für die hier untersuchte Probe zutreffen. Durch die hohen Endspannungen im Sweep-Experiment

kommt es zur Ladungsträgerinjektion in den Isolator und den beobachteten Ladungszuwachs. Sind die Ladungen nicht ortsfest gebunden, könnten die Ladungen beim Anlegen der kleinen Startspannung näher zur Substratgrenzfläche bewegt werden. Der hieraus resultierende Effekt wäre, dass der Ladungszuwachs und der Ladungsverlust das gleiche Vorzeichen besitzen. Bei den bisher untersuchten Proben besaßen der Ladungszuwachs und der Ladungsverlust immer entgegengesetzte Vorzeichen. Weitere Untersuchungen sind notwendig, um diese aufgestellte These der Ladungsumverteilung zu stützen.

Die Auswertung hinsichtlich der effektiven Ladungsspeicherung pro Messzyklus während des Sweep-Experiments ist in Abb. 147 dargestellt. Die effektive Programmierung findet bei Endspannungen zwischen 4 V (1) und 9 V (2) statt. Die anschließende Löschung der programmierten Ladung ist dann zwischen -2 V und -10 V zu beobachten. Außerhalb dieser Endspannungsbereiche ändert sich die effektive Ladung des Nano-Cluster-Speicher nicht, obwohl in den einzelnen Messzyklen deutliche Flachbandspannungsänderungen auftreten.




Abb. 147 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit implantierten Silizium-Nano-Clustern vom Typ 1 (Probe: Imp 12_2): $\Delta Q_{N_eff.}$ stellt für jeden Messzyklus während des Sweep-Experiments die effektiv programmierte bzw. gelöschte Ladung dar. Im ersten Teil des Experiments sind deutlich Beladungspeaks zu erkennen: 1 Beginn der Programmierung, 2 Ende der Programmierung. Im zweiten Teil treten bei der Löschung diese Peaks genauso deutlich auf: 3 Beginn der Löschung, 4 Ende der Löschung.

Aufgrund der cross-section TEM-Untersuchen an der Probe Imp 12_2, dargestellt in Abb. 148, konnten keine Aussagen über den Speicherort gemacht werden, da es nicht gelungen ist, die Silizium-Nano-Cluster nachzuweisen. Unter der Annahme, dass sich das

implantierte Silizium zu 100 Prozent zu Nano-Clustern formiert und die Nano-Cluster einen Durchmesser von 2 nm bis 5 nm besitzen, sind Nano-Clusterdichten von mehr als $1 \times 10^{11} \text{ cm}^{-2}$ zu erwarten. Diese Dichten liegen somit mindestens eine Größenordnungen über der Nachweisgrenze von $1 \times 10^{10} \text{ cm}^{-2}$ und müssten folglich mittels TEM-Messungen in Hochauflösung nachgewiesen werden können [167]. Weshalb die Nano-Cluster nicht nachzuweisen sind, könnte möglicherweise dadurch erklärt werden, dass das Silizium nicht kristallin sondern amorph vorliegt und somit in einer TEM-Messung keinen beobachtbaren Kontrast zum SiO_2 liefert.




Abb. 148 Hochaufgelöste cross-section TEM-Messung an der Probe Imp 12_2 mit den Implantationsparametern: Silizium, 6 keV, $7 \times 10^{15} \text{ cm}^{-2}$: Es konnten keine Nano-Cluster nachgewiesen werden.




Abb. 149 Darstellung der Dichteschwankung im Isolator der Probe mit den Implantationsparameter: Silizium, 6 keV, $7 \times 10^{15} \text{ cm}^{-2}$. Es ist deutlich eine Verringerung der Dichte in der Mitte des Isolators zu erkennen (Pfeil).

Obwohl keine Nano-Cluster direkt abgebildet werden konnten, sind Dichteschwankungen im Isolator nachgewiesen worden. Dazu wurde über einem größeren Bereich die Helligkeitswerte

aus einer TEM-Messung im Bereich des Isolators aufsummiert und in Abb. 149 dargestellt. Unterschiedliche Helligkeitswerte resultieren aus Dichteschwankungen in der Probe. In der Mitte des Isolators (Pfeil) ist eine Abnahme der Dichte zu erkennen. Diese Dichteschwankungen stimmen mit dem Implantationsprofil gemäß Abb. 104 überein. Eine abschließende Aussage, ob es sich in diesem Gebiet um amorphes Silizium oder nur um durch die Implantation hervorgerufene Leerstellen (Defekte) handelt, kann mittels der bisherigen Messungen nicht getroffen werden.

Ganz entscheidend ändert sich das Speicherverhalten der Proben, wenn die Implantationsenergie oder die Dosis erhöht wird. Die technologischen Daten der implantierten Proben Imp 12_4, Imp 13_2 und Imp 13_4 sind in Tab. 16 zusammengefasst. Die Ergebnisse des Sweep-Experiments für diese Proben sind in Abb. 150, Abb. 151 und Abb. 152 dargestellt.




Abb. 150 Sweep-Experiment mit MOS-Kondensatoren mit implantierten Silizium-Nano-Clustern vom Typ 2 (Probe: Imp 12_4 [Dosis: $2 \times 10^{16} \text{ cm}^{-2}$, Energie: 6 keV], Imp 13_2 [Dosis: $7 \times 10^{15} \text{ cm}^{-2}$, Energie: 10 keV], Imp 13_4 [Dosis: $2 \times 10^{16} \text{ cm}^{-2}$, Energie: 10 keV]); Dargestellt ist die Flachbandspannung der Vorwärts- und Rückwärtsmessung eines Messzyklus über der Endspannung des Sweep-Experiments. (Startspannung 1. Teil/ 2. Teil: Imp 9, Imp 12_4, 13_2, 13_4: -3 V/+3 V)

In Abb. 150 ist die Abhängigkeit der Flachbandspannung von der Endspannung während des Sweep-Experiments dargestellt. Es deutlich zu erkennen, dass die Flachbandspannung der Rückwärtsmessung durch die Endspannung des Sweep-Experiments deutlich verändert werden kann. Eine positive Gatespannung führt zu einer Erhöhung und eine negative Gatespannung zu einer Erniedrigung. Somit erfolgt der Ladungstransfer wieder vom Substrat

[172]. Die Verschiebung der Flachbandspannung der Vorwärtsmessung ist für alle Proben (Imp 12_4, Imp 13_2 und Imp 13_4) gering, wobei die Flachbandspannung der Rückwärtsmessung schon für kleine Endspannungen große Veränderungen aufweist. Es tritt somit für jeden Messzyklus eine ausgeprägte Flachbandspannungsdifferenz auf. Da die Flachbandspannung der Vorwärtsmessung keine signifikante Verschiebung zeigt, ist aber keine länger andauernde Speicherwirkung zu beobachten. Alle drei Proben sind somit vom Typ 2, bei denen der Ladungsverlust dominiert.




Abb. 151 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit implantierten Silizium-Nano-Clustern vom Typ 2 (Probe: Imp 12_4, Imp 13_2, Imp 13_4): Der Ladungszuwachs (ΔQ_{N_gain}) und der Ladungsverlust (ΔQ_{N_lost}) während eines Messzyklus sind in Abhängigkeit der Endspannung dargestellt.

Besonders deutlich wird dieses Verhalten in der Auswertung des Sweep-Experiments hinsichtlich des Ladungsverlusts und des Ladungszuwachs, dargestellt in Abb. 151. Innerhalb eines Messzyklus steht dem Ladungszuwachs immer ein nahezu gleichgroßer Ladungsverlust gegenüber. Bereiche, in denen der Ladungszuwachs deutlich größer ist als der Ladungsverlust, d. h., dass eine effektive Programmierung bzw. eine effektive Löschung stattfindet, können nicht beobachtet werden. Hierdurch wird es auch verständlich, dass in der Auswertung des Sweep-Experiments hinsichtlich der effektiven Ladungsspeicherung pro Messzyklus, dargestellt in Abb. 152, kein Ergebnis liefert. Im Vergleich zum Ladungszuwachs sind die beobachteten Werte für die effektive Ladungsspeicherung vernachlässigbar

gering. Um diesen Sachverhalt deutlich herauszustellen wurde in den Abb. 151 und Abb. 152 der gleiche Maßstab für die y-Achse gewählt.




Abb. 152 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit implantierten Silizium-Nano-Clustern vom Typ 2 (Probe: Imp 12_4, Imp 13_2, Imp 13_4): $\Delta Q_{N_eff.}$ stellt für jeden Messzyklus während des Sweep-Experiments die effektiv programmierte bzw. gelöschte Ladung dar. Eine signifikante Programmierung und Löschung ist für alle Proben nicht zu beobachten.

Zusätzlich wurden auch Germanium-Nano-Cluster durch Ionenimplantation hergestellt. Wie im Falle des Siliziums wurde auch hier mit zwei verschiedenen Energien und Dosen implantiert. Die technologischen Daten der implantierten Germanium-Proben sind in Tab. 16 zusammengefasst.

Sweep-Experimente konnten nur für die Proben mit der niedrigen Implantationsenergie (Imp 2 und Imp 4) durchgeführt werden, da für die hohe Implantationsenergie (Imp 6 und Imp 8) keine funktionsfähigen Speicherstrukturen hergestellt werden konnten. Die Ergebnisse der Sweep-Experimente sind in Abb. 153, Abb. 154 und Abb. 155 dargestellt.

Durch die Darstellung der Flachbandspannung über der Endspannung während des Sweep-Experiments in Abb. 153 ist zu erkennen, dass es sich bei beiden Proben Imp 2 und Imp 4 um Nano-Cluster-Speicher vom Typ 2 handelt. Wie auch schon im Falle der Siliziumimplantation (Abb. 150) ist die beobachtete Flachbandspannung der Rückwärtsmessung stark abhängig von der Endspannung, wobei die Flachbandspannung der Vorwärtsmessung nahezu konstant ist. Schon für kleine Endspannungen ab 1 V treten große Flachbandspannungsdifferenzen in den einzelnen Messzyklen auf.

Die Auswertung des Sweep-Experiments hinsichtlich des Ladungszuwachs und des Ladungsverlusts pro Messzyklus ist in Abb. 154 dargestellt. Es ist deutlich zu erkennen, dass in jedem Messzyklus der Ladungszuwachs durch den Ladungsverlust kompensiert wird.




Abb. 153 Sweep-Experiment mit MOS-Kondensatoren mit implantierten Germanium-Nano-Clustern vom Typ 2 (Probe: Imp 2 [Dosis: $7 \times 10^{15} \text{ cm}^{-2}$, Energie: 12 keV], Imp 4 [Dosis: $2 \times 10^{16} \text{ cm}^{-2}$, Energie: 12 keV]): Dargestellt ist die Flachbandspannung der Vorwärts- und Rückwärtsmessung eines Messzyklus über der Endspannung des Sweep-Experiments. (Startspannung 1. Teil/2. Teil: Imp 9, Imp 2, Imp 4: -3 V/+3 V)




Abb. 154 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit implantierten Germanium-Nano-Clustern vom Typ 2 (Probe: Imp 2, Imp 4): Der Ladungszuwachs (ΔQ_{-N_gain}) und der Ladungsverlust (ΔQ_{-N_lost}) während eines Messzyklus sind in Abhängigkeit der Endspannung dargestellt.

Die effektive Ladungsänderung pro Messzyklus während des Sweep-Experiments, dargestellt in Abb. 155, zeigt jedoch, dass während des gesamten Sweep-Experiments keine signifikante Ladungsspeicherung erzielt wurde. Um diesen Sachverhalt besonders zu verdeutlichen, ist in Abb. 154 und Abb. 155 für die y-Achse der gleiche Maßstab gewählt worden.




Abb. 155 Auswertung des Sweep-Experiments mit MOS-Kondensatoren mit implantierten Germanium-Nano-Clustern vom Typ 2 (Probe: Imp 2 , Imp 4): ΔQ_{N_eff} stellt für jeden Messzyklus während des Sweep-Experiments die effektiv programmierte bzw. gelöschte Ladung dar. Eine signifikante Programmierung und Löschung ist für alle Proben nicht zu beobachten.

Für implantierte Germanium-Nano-Cluster ist keine Probe des Typ 1 gefunden worden, obwohl die Implantationsparameter so gewählt wurden, dass sich ähnliche Implantationsprofile wie für die Silizium-Implantation ergeben. Hierdurch ist ein weiterer Hinweis erbracht, dass das Germanium innerhalb des SiO_2 eine wesentlich größere Störung hervorruft als das Silizium. Diese These wird dadurch gestützt, dass für implantierte Silizium-Nano-Cluster-Speicher ein deutlich besseres Retention-Verhalten gefunden wird als für Germanium-Nano-Cluster-Speicher [86], [88], [180].

Die Proben vom Typ 2 erscheinen mit den Ergebnissen dieser Arbeit für eine Anwendung in der nicht-flüchtigen Speichertechnologie ungeeignet, da sie zwar hohe Flachbandverschiebungen aufweisen, eine effektiv programmierte und gelöschte Ladung jedoch nicht beobachtet werden konnte.

Eine deutliche Abhängigkeit des Speicherverhaltens der Nano-Cluster-Speicher von der Implantationsdosis und der Implantationsenergie konnte mit dem Sweep-Experiment nachgewiesen werden. Das Speicherverhalten der Nano-Cluster-Proben reagiert sehr sensibel

auf Erhöhungen von Implantationsdosis und Implantationsenergie. Eine Erhöhung der Implantationsdosis kann zwar den Speichereffekt erhöhen, wirkt sich aber gleichzeitig negativ auf die Retention-Zeit aus [189].

Über die Implantationsenergie ist der Ort des Implantationsmaximums und damit auch der Entstehungsort den Nano-Cluster festgelegt [97]. Durch die Verringerung des Abstandes zwischen dem Implantationmaximum und dem Substrat kommt es zu einer Abnahme der Retention-Zeit [97]. Somit ist es verständlich, dass nur für die Siliziumimplantation mit der niedrigen Dosis und niedrigen Energie eine effektive Ladungsspeicherung beobachtet werden kann.

Abschließend ist festzustellen, dass der Speichermechanismus in implantierten Nano-Cluster-Proben auch in dieser Arbeit nicht weiter geklärt werden konnte. Es wird davon ausgegangen, dass die Proben noch stark durch Traps beeinflusst sind [189], wenn die Proben wie in dieser Arbeit nur in inerter Atmosphäre annealed werden. Eine Möglichkeit, die Speichereigenschaften zu verbessern, ergibt sich durch die Temperung nach der Implantation unter oxidierender Atmosphäre [98], [188]. Eine Variation der Temperbedingungen nach der Implantation konnte aber im Rahmen dieser Arbeit nicht durchgeführt werden.

6.6.5 Zusammenfassung der elektrischen Ergebnisse.

1. Durch einfache C(U)- und I(U)-Messungen kann das unterschiedliche Speicherverhalten verschieden hergestellter Nano-Cluster-Speicher über eine Verschiebung der Flachbandspannung bzw. den Einsatz des Tunnelstroms nachgewiesen werden.
2. Mit dem Sweep-Experiment kann darüber hinaus an MOS-Kondensatoren, in denen sich Speicherzustände wie z. B. Nano-Cluster oder Traps befinden, Aussagen über die benötigten Programmier- und Löschspannungen gemacht werden, ohne dass aufwändige Transistorstrukturen hergestellt werden müssen. Durch eine spezielle Auswertung des Sweep-Experiments ist es möglich, den Ladungsverlust während eines Messzyklus zu beobachten, woraufhin zwischen kurzfristiger und langfristiger Ladungsspeicherung unterschieden werden kann. Somit wird eine qualitative Einschätzung der Retention-Zeit möglich.
3. Während des Sweep-Experiments traten an den Referenzproben deutliche Veränderungen des Ladungszustands des Isolators auf. Es ist wichtig, auch diese Veränderungen aufzuzeigen, um zwischen der erwünschten Ladungsspeicherung durch die Nano-Cluster sowie der Ladungserzeugung im Isolator durch den experimentellen Stress unterscheiden zu können.

4. Aus der Verschiebungsrichtung der Flachbandspannung konnte zwischen dem Ladungstransfer von der Gateseite und der Substratseite unterschieden werden.
5. An nitridischen Schichten auf der Basis von BTBAS konnte ein deutlicher Speichereffekt mittels SONOS-Speichernstrukturen beobachtet werden.
6. Hinsichtlich des Ladungsverlusts der Speicherstruktur konnten deutliche Unterschiede zwischen den einzelnen Verfahren zur Nano-Cluster-Herstellung festgestellt werden. Während für direkt im UHV abgeschiedene und implantierte Nano-Cluster immer ein deutlicher Einfluss des Ladungsverlusts beobachtet werden konnte, wiesen die SIPOS-Nano-Cluster und die BTBAS-Nitrid-Speicher keinen signifikanten Ladungsverlust auf und erscheinen deshalb für den Einsatz in Speicherstrukturen besonders geeignet.
7. Für Germanium-Nano-Cluster wurde immer ein deutlich höherer Ladungsverlust gefunden als für Silizium-Nano-Cluster.
8. Niedertemperaturisolatoren auf der Basis des metallorganischen Precursors BTBAS konnten erstmals erfolgreich in den Gate-Stack eines Nano-Cluster-Speichers integriert werden.

7 Schlussfolgerungen und Ausblick

Im Rahmen dieser Arbeit konnten MOS-Kondensatoren mit Silizium- und Germanium-Nano-Clustern als Speichermedium erfolgreich hergestellt und charakterisiert werden. Die Ergebnisse der durchgeführten Untersuchungen werden im Folgenden in drei Bereiche eingeteilt und zusammenfassend dargestellt: Isolatoren, Herstellung der Nano-Cluster sowie strukturelle und elektrische Charakterisierung der MOS-Kondensatoren.

Isolatoren:

Mittels thermischer Oxidation konnten auf Siliziumsubstraten Tunnel-Isolatoren mit einer minimalen Schichtdicke von 4,2 nm reproduzierbar hergestellt werden. Damit wurde die Forderung nach einem Isolator erfüllt, der nach dem gegenwärtigen Stand der Theorie neben dem FN- auch direktes Tunneln als Stromtransportmechanismus aufweist. Bei der Charakterisierung der Speichereigenschaften stellte sich letztendlich heraus, dass eine Schichtdicke von 4,2 nm einen signifikanten Beitrag des direkten Tunnels zum Beladevorgang noch nicht ermöglicht.

Zur Isolatorabscheidung zwischen den Nano-Clustern und der Gate-Elektrode wurde in dieser Arbeit erstmals ein LPCVD-Prozess eingesetzt, der BTBAS als metallorganischen Precursor für Silizium verwendet. Dadurch konnte die Abscheidetemperatur im Gegensatz zu konventionellen LPCVD-Verfahren auf 500°C reduziert werden. Durch eine umfassende Parameterstudie konnte ein Prozessfenster gefunden werden, bei dem weder Stickstoff noch Kohlenstoff in signifikanter Konzentration innerhalb der BTBAS-SiO₂-Schicht nachgewiesen werden konnte. Die Charakterisierung der elektrischen Eigenschaften ergab eine geringe Dichte an fixen Oxidladungen, eine niedrige Grenzflächenzustandsdichte und eine hohe elektrische Durchbruchfeldstärke. Einziger Nachteil der ungetemperten BTBAS-SiO₂-Schicht ist die niedrige Barrierenhöhe von 1,6 eV. Aufgrund der gefundenen Eigenschaften war die Integration einer BTBAS-SiO₂-Schicht in den Gate-Stack einer Nano-Cluster-Speicherstruktur problemlos durchführbar.

Zukünftige Arbeiten müssen zeigen, inwieweit durch eine weitere Optimierung des BTBAS-Prozesses oder durch gezielte Prozessschritte nach der Abscheidung eine Verbesserung der Isolatoreigenschaften insbesondere der Barrierenhöhe möglich ist. Durch die hier vorgestellten Ergebnisse wird deutlich, dass die in der ITRS Roadmap für den Bereich nicht-flüchtige Speicher aufgestellte Forderung nach der Reduzierung des Temperaturbudgets durch den Einsatz von BTBAS-LPCVD-Prozessen realisierbar ist.

Weiterhin wurde erstmals demonstriert, dass mittels eines BTBAS-Prozesses Dreifachisolatoren, bestehend aus SiO₂/Si₃N₄/SiO₂ bzw. SiO₂/SiO_xN_y/SiO₂, in situ abgeschieden werden können. Die Temperatur lag während des gesamten Prozesses immer unter 600°C.

Eine strukturelle Charakterisierung mittels TEM- und TOF-SIMS-Messungen konnte für alle Proben die einzelnen Schichten exakt nachweisen. Die Bildung von Übergangsschichten zwischen SiO_2 und Si_3N_4 bzw. SiO_2 und SiO_xN_y wurde nicht beobachtet. Die elektrischen Eigenschaften dieser Dreifachschichten lassen den Einsatz in Speicherstrukturen gerade durch den einfachen und flexiblen Prozess sowie das geringe Temperaturbudget lohnenswert erscheinen. Mit Hilfe von BTBAS-Prozessen ist es zukünftig möglich, neue Konzepte, die eine Kombination aus Nano-Cluster-Speicher und Nitrid-Speicher darstellen, einfach und schnell zu realisieren und zu charakterisieren.

Herstellung der Nano-Cluster:

Bei der Herstellung der Silizium- und Germanium-Nano-Cluster wurde ein sehr breiter Ansatz verfolgt, bei dem die aussichtsreichsten Verfahren zur Nano-Cluster-Herstellung angewendet und charakterisiert worden sind.

Die direkte Abscheidung von Nano-Clustern auf den Tunnel-Isolator konnte sowohl für Silizium als auch für Germanium erfolgreich im UHV durchgeführt werden. Für Silizium konnten dabei Nano-Cluster-Dichten von 1×10^{10} bis $1 \times 10^{11} \text{ cm}^{-2}$ mittels AFM nachgewiesen werden. Der minimale Durchmesser der Nano-Cluster rangierte bei 30 nm. Bei der Charakterisierung des Abscheidungsprozesses mittels RHEED konnte in Bezug auf die Dichte und die Größe der Nano-Cluster eine starke Temperaturabhängigkeit nachgewiesen werden. Die höchste Dichte und die kleinsten Nano-Cluster wurden beobachtet, wenn bei niedriger Temperatur abgeschieden wurde und anschließend eine Temperung bei möglichst hoher Temperatur durchgeführt wurde. Allerdings darf die Temperatur während des Prozesses 730°C nicht überschreiten, da sonst der Tunnel-Isolator zerstört wird.

Im Falle der Germaniumabscheidung im UHV konnte gezeigt werden, dass die Deposition bei Raumtemperatur stattfinden muss, da bei höheren Temperaturen keine Germaniumabscheidung auf der SiO_2 -Oberfläche nachgewiesen werden konnte. Weiterhin muss eine Temperung der ungeschützten Germanium-Nano-Cluster oberhalb von 400°C im UHV unbedingt vermieden werden, da sonst das Germanium wieder von der Oberfläche abdampft. Es ist somit nicht möglich, kristalline Germanium-Nano-Cluster direkt im UHV abzuscheiden. Nach der Deposition des Top-Isolators und der Poly-Si Gate-Elektrode auf einer dünnen, bei Raumtemperatur abgeschiedenen Germaniumschicht konnten jedoch mittels TEM-Messungen kristalline Germanium-Nano-Cluster mit einem Durchmesser von 5 nm innerhalb der SiO_2 -Matrix nachgewiesen werden. Die Umwandlung von amorphen zu kristallinen Nano-Clustern erfolgt während der nachfolgenden Prozessschritte, bei denen Temperaturen bis zu 1000°C erreicht werden. Aus den TEM-Messungen wurden Nano-Cluster-Dichten in Bereich von $1 \times 10^{12} \text{ cm}^{-2}$ abgeschätzt. Durch diese erzielten Dichten und

Größen der Nano-Cluster ist dieser Prozess direkt in modernen Speicherbauelementen mit Gatelängen von unter 100 nm einsetzbar.

Zusätzlich wurde in einer Parameterstudie ein LPCVD-Prozess untersucht, um eine siliziumreiche SiO_x -Schicht abzuscheiden, in der sich nach anschließender Temperung Silizium-Nano-Cluster bilden. Hierbei konnten in einem konventionellen LPCVD-Prozess aus Silan und Lachgas SiO_x -Schichten hergestellt werden, in denen das Verhältnis zwischen Silizium und SiO_2 kontinuierlich variiert werden kann ($0 < x < 2$).

Weiterhin wurde untersucht, ob eine siliziumreiche SiO_x -Schicht mittels eines LPCVD-BTBAS-Prozesses hergestellt werden kann. Dieser Versuch ist fehlgeschlagen und erscheint aufgrund der erzielten Ergebnisse prinzipiell unmöglich, da bei einer Reaktion im BTBAS-Überschuss immer Kohlenstoff und Stickstoff aus dem BTBAS-Molekül in die Schicht eingebaut werden. Somit konnten mit diesem Prozess nur $\text{SiO}_x\text{N}_y\text{C}_z$ -Schichten abgeschieden werden, wobei die quantitative Elementzusammensetzung dieser Schichten nicht abschließend geklärt werden konnte. Trotzdem wurden diese Schichten in Speicher-Kondensatoren integriert, da aufgrund des Stickstoffanteils in der Schicht ein Speichereffekt zu erwarten ist.

Zukünftige Arbeiten müssen zeigen, welche der zahlreichen Möglichkeiten zur Nano-Cluster-Herstellung am einfachsten in einen modernen Fertigungsprozess zu integrieren sind. Unter Berücksichtigung der Ergebnisse dieser Arbeit und der aktuellen Literatur erscheinen hierfür CVD-Prozesse zur Nano-Cluster-Abscheidung besonders erfolgversprechend.

Strukturelle und elektrische Charakterisierung der MOS-Kondensatoren mit Nano-Clustern:

Zur strukturellen und elektrischen Charakterisierung standen neben Nano-Cluster-Speichern mit durch Abscheidung erzeugten Nano-Clustern auch Nano-Cluster-Speicher zur Verfügung, die mittels Ionenimplantation hergestellt wurden.

Zuerst wurden die MOS-Kondensatoren mit Nano-Clustern mittels Spektraler Ellipsometrie umfassend charakterisiert. Um diese Messergebnisse auswerten zu können, wurden im Vorfeld umfangreiche optische Modelle zur Beschreibung der Nano-Cluster-Proben entwickelt und dabei bestehende Ansätze in der Literatur genutzt und erweitert. Die mit Spektraler Ellipsometrie gewonnenen Ergebnisse wurden durch Simulationen und TEM-Messungen verifiziert. Hierdurch wurde gezeigt, dass die Spektrale Ellipsometrie ein leistungsfähiges Werkzeug ist, um die Prozessparameter bei der Nano-Cluster-Herstellung zerstörungsfrei zu überwachen. Dies gilt sowohl für die Abscheideprozesse als auch für den Implantationsprozess.

Die Auswirkungen der unterschiedlichen Herstellungsprozesse auf die elektrischen Parameter der MOS-Kondensatoren mit Nano-Clustern wurden mit Hilfe von $C(U)$ - und $I(U)$ -Messungen untersucht. Dabei zeigten sich deutliche Unterschiede in der Flachbandspannungsverschiebung und bei der Einsatzspannung des Tunnelstroms. Es konnte

gezeigt werden, dass einfache C(U)- und I(U)-Messungen nicht ausreichend sind, um das komplexe Speicherverhalten der Nano-Cluster-Proben umfassend darzustellen. Für eine weitergehende Charakterisierung der Nano-Cluster-Speicher wurde ein neuartiges C(U)-Experiment („Sweep-Experiment“) herangezogen. Hiermit ist es möglich, die benötigten Programmier- und Löschspannungen sowie die Größe der Flachbandspannungsverschiebung zu ermitteln, ohne dass aufwändige Transistorstrukturen benötigt werden. Durch eine spezielle Auswertung des Sweep-Experiments ist es in dieser Arbeit erstmals gelungen, den Ladungsverlust der Nano-Cluster-Speicher, der während des Sweep-Experiments auftritt, darzustellen. Hierdurch wird es möglich, zwischen flüchtigen und stabilen Speicherzuständen zu unterscheiden und qualitative Aussagen über das Retention-Verhalten zu treffen.

Im Vergleich der unterschiedlichen Herstellungsverfahren zeigten die SIPOS-Nano-Cluster-Proben und die nitridischen BTBAS-Proben die besten Speichereigenschaften. Das Programmierfenster ist in beiden Fällen für den Einsatz in modernen Speicherbauelementen ausreichend. Besonders vielversprechend ist, dass die mit diesen beiden Verfahren hergestellten Speicherstrukturen keinen signifikanten Ladungsverlust zeigen und somit im Vergleich zu den anderen Proben das beste Retention-Verhalten aufweisen.

Im Vergleich zwischen Silizium- und Germanium-Nano-Clustern zeigten die Germanium-Proben immer einen höheren Ladungsverlust und somit ein schlechteres Retention-Verhalten. Neben den Nano-Cluster-Speichern erscheint es angesichts der hier erzielten Ergebnisse äußerst lohnenswert, zukünftig auch die Speicherwirkung stickstoffhaltiger Schichten auf Basis eines BTBAS-Prozesses weiter zu untersuchen. Hierbei steht insbesondere die einfache Prozessführung und die mögliche Reduzierung des Temperaturbudget im Vordergrund.

Abschließend kann nach der Betrachtung der Ergebnisse dieser Arbeit gesagt werden, dass Nano-Cluster-Speicher in Verbindung mit Niedertemperaturisolatoren auf der Basis von BTBAS-Prozessen einen entscheidenden Betrag leisten können, um zukünftige Probleme im Bereich der Herstellung von nicht-flüchtigen und flüchtigen Speichern zu lösen. Die Steigerung der Leistungsfähigkeit der Floating-Gate-Speicher durch fortschreitende Miniaturisierung erscheint somit weiterhin möglich.

8 Literaturverzeichnis

- [1] Die Daten entstammen aus der Präsentation von Klaus Knobloch, „Applications for Nano-Crystal Memories - The Exotic Memory Concept Competition“, NEOP Workshop, 2003, Dresden, www.neop.de
- [2] Intel Press Release, „Intel Builds World's First One Square Micron SRAM Cell“, 12.03.2002
- [3] S. Lai, „Tunnel Oxide and ETOX™ flash scaling limitations“, 7th Biennial IEEE International Non-volatile Memory Technology Conference, 1998, S. 6-7
- [4] A. Fazio, S. Keeney, S. Lai, „ETOX™ Flash Memory Technology: Scaling and Integration Challenges“, Intel® Technical Journal, 6, 2, 2002, S. 23-30
- [5] ITRS, „Front End Processes“, 2001, S. 37-38
- [6] J. T. Evans, R. Womack, „An Experimental 512-bit Nonvolatile Memory with Ferroelectric Storage cell“, IEEE Journal of Solid-State Circuits, 23, 5, 1988, S. 1171-1175
- [7] E. Y. Chen, S. Teharni, T. Zuk, M. Durlan, H. Goronkin, „Submicron spin valve magnetoresistive random access memory cell“, J. Appl. Phys., 81, 8, 1997, S. 3992-3994
- [8] S. Tiwari, F. Rana, K. Chan, H. Hanaf, Wei-Chan, D. Buchanan, „Volatile and non-volatile memories in silicon with nano-crystal storage“, IEDM, 1995, S. 521-524
- [9] K. R. Farmer, M. O. Andersson, O. Engstrom, „Time-dependent positive charge generation in very thin silicon oxide dielectrics“, Appl. Phys. Lett., 60, 6, 1992, S. 730-732
- [10] H. Hanafi, S. Tiwari, „Fast and Long Retention-Time Nano-Crystal Memory“, IEEE Trans. Electron Devices, 43, 9, 1996, S. 1553-1558,
- [11] S. Tiwari, J. A. Wahl, H. Silva, F. Rama, J. J. Welsler, „Small silicon memories: confinement, single-electron, and interface state considerations“, Appl. Phys. A, 71, 4, 2000, S. 403-414
- [12] T. Ishii, T. Osabe, T. Mine, F. Murai, K. Yano, „Engineering variations: towards practical single-electron (few-electron) memory“, IEDM, 2000, S. 305-308
- [13] L. Guo, „A Silicon Single-Electron Transistor Memory Operating at Room Temperature“, Science, 275, 1997, S. 649-651
- [14] R. K. Laxman, T. D. Anderson, „A low-temperature solution for silicon nitride deposition“, Solid State Technology, 43, 4, 2000, S. 79-87
- [15] L. Esaki, „Long journey into tunnelling“, Proc. IEEE, 62, 1974, S. 825-831
- [16] W. D. Brown, J. E. Brewer, „Nonvolatile Semiconductor Memory Technology“, IEEE Press, 1998
- [17] P. Cappelletti, C. Golla, P. Olvio, E. Zanoni, „Flash Memories“, Kluwer Academic Publishers, 1999
- [18] D. Khang, S. M. Sze, „A Floating Gate and its Application to memory devices“, Bell Syst. Tech. J., 46, 1967, S. 1288-1295
- [19] B. Eitan, P. Pavan, I. Bloom, E. Aloni, A. Frommer, D. Finzi, „NROM: A Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell“, IEEE Elec. Dev. Lett., 21, 2000, S. 543-545
- [20] I. Bloom, P. Pavan, B. Eitan, „NROM™ - a new technology for non-volatile memory products“, 46, 2002, S. 1757-1763
- [21] Y. K. Lee, J. S. Sim, S. K. Sung, C. J. Lee, T. H. Kim, J. D. Lee, B. G. Park, D. H. Lee, Y. W. Kim, „Multilevel Vertical-Channel SONOS Nonvolatile Memory on SOI“, IEEE Elec. Dev. Lett, 23, 2002, S. 664-666
- [22] Homepage der Firma Samsung:
http://www.samsungelectronics.com/semiconductors/Flash/product_news/advertise_1032142954515_104.html
- [23] J. D. Lee, J.-H. Choi, D. Park, K. Kim, „Degradation of tunnel oxide by FN-current stress and its effects on data retention characteristics of 90-nm NAND flash memories“, IEEE 41st Annual International Reliability Physics Symposium, Dallas, 2002, 5 Seiten
- [24] D. Frohman-Bentchkowsky, „Memory behaviour in a floating gate avalanche injection MOS (FAMOS) structure“, Appl. Phys. Lett, 18, 1971, S. 322-324
- [25] G. Yaron, S. Prasad, M. Ebel, B. Leong, „A 16K EEPROM employing new array architecture and designed-in reliability features“, IEEE J. Sol. St. Circ., 17, 1982, S. 833-840
- [26] F. Masuoka, M. Asano, H. Iwahashi, T. Komuro, „A new Flash EEPROM cell using triple polysilicon technology“, IEDM, 1984, S. 464-467
- [27] V. N. Kynett, A. Baker, M. Fandrich, G. Hoekstra, O. Jungroth, J. Freifels, S. Wells, „An in-System reprogrammable 256k CMOS flash memory“, ISSCC, 1988, S. 132-133
- [28] M. Bauer, R. Alexis, G. Atwood, B. Baltar, A. Fazio, K. Frary, M. Hensel, M. Ishac, J. Javanifard, M. Landgraf, D. Leak, K. Loe, D. Mills, P. Ruby, R. Rozman, S. Sweha, S. Talreja, K. Wojciechowski, „A multilevel-cell 32Mb Flash Memory“, ISSCC, 1995, S. 132-133
- [29] M. Ohkawa, H. Sugawara, N. Sudo, M. Tsukiji, K. Nakagawa, M. Kawata, K. Oyama, T. Takeshima, S. Ohya, „A 98 mm² die size 3.3 V 64 Mb Flash memory with FN-NOR type four-level cell“, IEEE J. Solid-State Circ., 31, 1996, S. 1584-1589

- [30] M. Lenzlinger, E. H. Snow, „Fowler-Nordheim tunneling in thermally grown SiO₂“, J. Appl. Phys., 40, 1969, S. 278-284
- [31] R. C. Huges, „High field electronic properties of SiO₂“, IEEE J. Sol. St. Elec., 21, 1978, S. 251-258
- [32] G. Groeseneken, H. E. Maes, „A quantitative model for the conduction in oxides thermally grown from polycrystalline silicon“, IEEE Trans. Elec. Dev., 33, 1986, S. 1028-1042
- [33] J. Bischof, E. J. Korma, E. F. F. Botta, J. F. Verwey, „A model for the electrical conduction in polysilicon oxide“, Elec. Dev., 33, 1986, S. 1809-1815
- [34] Y. Tarui, Y. Hyashi, K. Nagai, „Electrically reprogrammable nonvolatile semiconductor memory“, IEEE J. Sol. St. Cir., 7, 1972, S. 369- 375
- [35] S. Tam, K. P. Ko, C. Hu, „Lucky-electron model of channel hot-electron injection in MOSFETs“, IEEE Trans. Elec. Dev., 31, 1984, S. 1116-1125
- [36] P. Ko, R. Müller, C. Hu, „A unified model for hot electron currents in MOSFET's“, IEEE IEDM, 1981, S. 600-603
- [37] E. Takeda, H. Kume, T. Toyabe, S. Asai, „Submicrometer MOSFET structure for minimizing hot carrier generation“, IEEE Trans. Elect. Dev., 29, 1982, S. 611-618
- [38] S. Tanaka, M. Ishikawa, „One-dimentional writing model of n-channel floating gate ionisation-injection MOS-(FIMOS)“, IEEE Trans. Elec. Dev. 28, 1981, S. 1190-1197
- [39] K. R. Hofmann, C. Werner, W. Weber, G. Dorda, „Hot-electron and hole emission effects in short n-channel MOSFETS“, IEEE Trans. Elec. Dev., 6, 1985, S. 691-699
- [40] Y.-B. Park, K. Schroder, „Degardation of Thin Tunnel Gate Oxide Under Constant Fowler-Nordheim Current Stress for a Flash EEPROM“, Trans. on Elec. Dev., 45, 1998, S. 1361-1368
- [41] T. Hori, „Gate Dielectrics and MOS ULSIs“, Springer-Verlag Berlin Heidelberg New York, 1997, S. 184-185
- [42] C. Lam, T. Sunaga, Y. Igarashi, M. Ichinose, K. Kitamura, C. Willets, J. Johnson, S. Mittl, F. White, H. Tang, T. C. Chen, „Anomalous Low Temperature Charge Leakage Mechanism in ULSI Flash Memories“, IEDM, 2000, S. 14.4.1-14.4.4
- [43] A. Modelli, F. Gilardoni, D. Ielmini, A. S. Spinelli, „A new conduction mechanism for the anomalous cells in thin oxide Flash EEPROMs“, IEEE 39th Annual International Reliability Physics Symposium, 2001, S. 61-66
- [44] International Technology Roadmap for Semiconductors, Update 2002
- [45] B. Prince, „Emerging Memories Technologies and Trends“, Kluwer Academic Publishers, 2002
- [46] T. Ishii, „Engineering Variations: Towards Practical Single Electron (Few-Electron) Memory“, IEDM, 2000, S. 305-308
- [47] R. F. Steinle et al., „Nanocrystalline Si Based Memories for the Semiconductor Industry“, International Workshop NEOP, 7-9.10.2002, Dresden, Germany, www.neop.de
- [48] S. Lombardo et al., „Nanocrystal Memories with with Si Dots formed by CVD on oxidized substrates“, International Workshop NEOP, 7-9.10.2002, Dresden, Germany, www.neop.de
- [49] Ergebnisse im Rahmen des BMBF-Projekts Konsul - EMACS, die Projektpartner waren: Infineon Technologies, Forschungszentrum Rossendorf, Universität Dresden, Institut für Halbleiterbauelemente und Werkstoffe
- [50] J. Vizoso, F. Martin, X. Martinez, M. Garriga, X. Aymerich, „Growth of Nanoscale Si Nuclei on SiO₂ by Rapid Thermal Chemical Vapor Deposition“, J. Elec. Chem. Soc., 146, 1999, S. 4219-4225
- [51] S. Tiwari, „Silicon Nano-Crystal Memories: Devices in the limit of conventional miniaturization“, Proceedings of the Third International Symposium on the Physics and Chemistry of SiO₂ and the Si-SiO₂ Interface, 1996, S. 260-259
- [52] J. De Blauwe, „Nanocrystal Nonvolatile Memory Devices“, IEEE Trans. On Nanotech., 1, 2002, S. 72-77
- [53] I. Kim, S. Han, H. Kim, J. Lee, B. Choi, S. Hwang, D. Ahn, H. Shin, „Room Temperature Single Electron Effects in Si Quantum Dot Memory with Oxide-Nitride Tunneling Dielectrics“, IEDM, 1998, S. 111-114
- [54] F. Mazen, T. Baron, G. Bremond, N. Rochart, P. Mur, M. N. Semeria, „Influence of Chemical Properties on Silicon Quantum Dot Nucleation“, J. Electrochem. Soc., 150, 2003, S. G203-G208
- [55] T. Baron, F. Martin, P. Mur, C. Wyon, M. Dupuy, C. Busseret, A. Soufi, G. Guillot, „Growth by Low Pressure Chemical Vapour Deposition of Silicon Quantum Dots on Insulator for Nanoelectronics Devices“, MRS Symp. Proc., 571, 2000, S. 37-42
- [56] D.-W. Kim, Y.-H. Kim, X. Chen, C.-H. Lee, S.-C. Song, F. E. Prins, D.-L. Kwong, S. Banerjee, „Growth of germanium quantum dots on different dielectric substrates by chemical-vapor deposition“, J. Vac. Sci. Tech. B., 19, 2001, S. 1104-1108
- [57] C. R. Gorla, S. Liang, G. S. Tompa, W. E. Mayo, Y. Lu, „Silicon and germanium nanoparticle formation in an inductively coupled plasma reactor“, J. Vac. Sci. Technol. A, 15, 1997, S. 860-864
- [58] Z. Meng, Z. Jin, G. A. Bhat, P. Chu, H. S. Kwok, M. Wong, „On the formation of solid state crystalline germanium thin films“, J. Mater. Res., 12, 1997, S. 2548-2551
- [59] J. Vizoso, F. Martin, X. Martinez, X. Aymerich, „Growth of Nanoscale Si Nuclei no SiO₂ by Rapid Thermal Chemical Vapour Deposition“, J. Electrochm. Soc., 146, 1999, S. 4219-4225

- [60] S. Madhukar, K. Smith, R. Muralidhar, D. O. Meara, M. Sadd, N. Y. Nguyen, B. White, B. Jones, „CVD growth of Si nanocrystals on dielectric surfaces for nanocrystal floating gate memory application”, MRS Symposium, 638, 2001, S. F5.2.1-6
- [61] C. Basa, M. Tinani, A. E. Irene, „Atomic force microscopy and ellipsometry study of the nucleation and growth mechanism of polycrystalline silicon films on silicon dioxide”, J. Vac. Sci. Technol. A, 16, 1998, S. 2466-2479
- [62] G. Nicota, S. Lombardo, S. Spinella, G. Ammendola, C. Gerardi, C. Demuro, „Observation of the nucleation kinetics of Si quantum dots on SiO₂ by energy filtered transmission electron microscopy”, Appl. Sur. Sci., 205, 2003, S. 304-308
- [63] T. Baron, F. Martin, P. Mur, C. Wyon, M. Dupuy, „Silicon quantum dot nucleation on Si₃N₄, SiO₂ and SiO_xN_y substrates for nanoelectronic devices”, J. Cryst. Growth, 209, 2000, S. 1004-1008 FBZ
- [64] Motorola Pressemitteilung: www.motorola.com/mediacenter/news/detail/0,1958,2569_2101_23,00.html
- [65] S. Cheylan, R. G. Elliman, K. Gaff, A. Durandet, „Luminescence from Si nanocrystals in silica deposited by helicon activated reactive evaporation”, Appl. Phys. Lett., 78, 2001, S. 1670-1672
- [66] Y. Kim, K. H. Park, T. H. Chung, H. J. Bark, J. Y. Yi, W. C. Choi, E. K. Kim, L. W. Lee, J. Y. Lee, „Ultralage capacitance-voltage hysteresis and charge retention characteristics in metal oxide semiconductor structure containing nanocrystals deposited by ion-beam-asisted electron beam deposition”, Apl. Phys. Lett. 78, 2001, S. 934-936
- [67] L. W. Teo, W. K. Choi, W. K. Chim, V. Ho, C. M. Mosey, M. S. Tay, C. L. Heng, Y. Lei, D. A. Antoniadis, E. A. Fitzgerald, „Size control and charge storage mechanisim of gemanium nanocrystals in a metal-insulator-semiconductor structure”, Apl. Phys. Lett., 81, 2002, S. 3639-3641
- [68] Y. Kim, H. J. Cheong, K. H. Park, T. H. Chung, H. J. Bark, J. Y. Yi, S. H. Bang, J. H. Cho, „Charge retention characteristics in a metal-insulator semiconductor capacitor containing Ge nanocrystals”, Sem. Sci. Tech., 17, 2002, S. 1039-1043
- [69] Q. Wan, T. H. Wang, W. L. Liu, C. L. Lin, „Ultra-high-density Ge quantum dots on insulator prepared by high-vacuum electron-beam evaporation“, J. of Crys. Gro., 249, 2003, S. 23-27
- [70] A. Kanjilal, J. Lundsgaard Hansen, P. Gaiduk, A. Nylandsted Larsen, N. Cherkashin, A. Claverie, P. Normand, E. Kapelanakis, D. Skarlatons, D. Tsoukalas, „Structural and electrical properties of silicon dioxide layers with embedded germanium nanocrystals grown by molecular beam epitaxy”, Appl. Phys. Lett., 82, 2003, S. 1212-1214
- [71] H. Fukada, T. Kobayashi, T. Endoh, S. Nomura, A. Sakai, Y. Ueda, „Growth and characterization of Ge nanocrystal in ultrathin SiO₂ fims”, Appl. Sur. Sic., 130-132, 1998, S. 776-780
- [72] W. K. Choi, W. K. Chim, C. L. Heng, L. W. Teo, V. Ho, V. Ng, D. A. Antoniadis, E. A. Fitzgerald, „Observation of memory effect in germanium nanocrystals embedded in an amorphous silicon oxide matrix of a metal-insulator-semiconductor structure”, Appl. Phys. Lett., 80, 2002, S. 2014-2016
- [73] S. Lombardo, S. U. Campisano, „Electrical and optical properties of semi-insulating polycrystalline silicon thin films: the role of microstructure and doping”, Mat. Sci. and Eng. R, 17, 1996, S. 281-336
- [74] Y.-C. King, T.-J. King, C. Hu, „A Long-Refresh Dynamic/Quasi-Nonvolatile Memory Device with 2 nm Tunneling Oxide”, IEEE Elec. Dev. Lett., 20, 1999, S. 409-411
- [75] I. Crupi, S. Lombardo, C. Spinella, C. Bongiorno, Y. Liao, C. Geradi, B. Fazio, M. Vulpio, S. Privitera, „Electrical and structural characterization of metal-oxide-semiconductor capacitors with silicon rich oxide”, J. Appl. Phys., 89, 2001, S. 5552-5558
- [76] I. Crupi, S. Lombardo, E. Rimini, C. Geradi, B. Fazio, M. Melanotte, „Location of holes in silicon-rich oxide as memory states”, Appl. Phys. Lett., 81, 2002, S. 3591-3593
- [77] M. Rossmeulen, E. Sleenckx, K. De Meyer, „Electrical Characterization of Silicon-Rich-Oxide Based Memory Cells Using Pulsed Current-Voltage Techniques”, ESSDERC, 2002, S. 471-474
- [78] M. Rossmeulen, E. Sleenckx, K. De Meyer, „Silicon-Rich-Oxides as an Alternative Charge-Trapping Medium in Fowler-Nordheim and Hot Carrier Type Non-Volatile-Memory Cells”, IEDM 2002, S. 189-192
- [79] F. Yun, B. R. Hindis, S. Hatatani, S. Oda, „Room Temperature Single-Electron Narrow-Channel Memory with Silicon Nanodots Embedded in SiO₂ Matrix”, Jpn. J. Appl. Phys., 39, 2000, S. L792-L795
- [80] Y.-C. King, T.-J. King, C. Hu, „MOS Memory Using Germanium Nanocrystals Formed by Thermal Oxidation of Si_{1-x}Ge_x”, IEDM, 1998, S. 115-118
- [81] Y.-C. King, T.-J. King, C. Hu, „Charge-Trap Memory Device Fabricated by Oxidation of Si_{1-x}Ge_x”, IEEE Trans. Elec. Dev., 2001, S. 696-699
- [82] T. S. Yoon, J. Y. Kwon, D.-H. Lee, K. B. Kim, D. H. Chae, D. H. Kim, J. D. Lee, B. G. Park, H. J. Lee, „High spatial density nanocrystal formation using thin layer of amorphous Si_{0.7}Ge_{0.3} deposited on SiO₂”, J. Appl. Phys., 87, 2000, S. 2449-2453
- [83] A. K. Dutta, „Visible photoluminescence from Ge nanocrystal embedded into SiO₂ matrix fabricated by atmospheric pressure chemical vapor deposition“, Apl. Phys. Lett., 68, 1996, S. 1189-1191
- [84] H. I. Hanafi, S. Tiwari, „A controlled threshold low power nano-crystal memory”, ESSDERC, 1995, S. 209-212

- [85] E. Kapetanakis, P. Normand, D. Tsoukala, K. Beltsios, T. Travlos, J. Gautier, L. Palun, F. Jourdan, „Structure and memory effects of low energy Ge-implanted thin SiO₂ films”, ESSDERC, 1999, S. 432-435
- [86] T. Gebel, J. v. Borany, W. Skorupa, W. Möller, K. H. Stegemann, H. J. Thees, M. Wittmaack, „Memory effects of ion-beam synthesized Ge and Si nanoclusters in thin SiO₂-layers” Mat. Res. Soc. Symp., 592, 2000, S. 375-379
- [87] T. Gebel, J. v. Borany, H. J. Thees, M. Wittmaack, K. H. Stegemann, „Non-volatile memories based on Si⁺-implanted gate oxides”, Micro. Eng., 59, 2001, S. 247-252
- [88] J. v. Borany, T. Gebel, K. H. Stegemann, H. J. Thees, M. Wittmaack, „Microstructure and electrical properties of gate SiO₂ containing Ge nanocluster for memory application”, Micro. Relia., 40, 2000, S. 867-871
- [89] H. J. Thees, M. Wittmaack, K. H. Stegemann, J. v. Borany, K. H. Heinig, T. Gebel, „Non-volatile memories based on Si⁺-implanted gate-oxides: from MOS capacitors to nvSRAM”, Solid State Electron., 46, 2002, S. 1729-1737
- [90] J. Klimenkov, J. v. Borany, W. Matz, R. Grötzschel, F. Herrmann, „Formation of a single interface-near, δ-like Ge nanocluster band in thin SiO₂ films using ion-beam synthesis”, J. Appl. Phys., 91, 2002, S. 10062-100067
- [91] M. Hao, H. Hwang, J. C. Lee, „Memory effects of silicon-implanted oxides for electrically erasable programmable read-only memory applications”, Appl. Phys. Lett., 62, 1993, S. 1530-1532
- [92] M. Hao, H. Hwang, J. C. Lee, „Silicon-implanted SiO₂ for nonvolatile memory applications”, Solid State Elec., 9, 1993, S. 1321-1324
- [93] T. Ohzone, T. Hori, „A MOSFET with Si-implanted gate-SiO₂ structure for analog-storage EEPROM applications”, Solid State Elec., 37, 1994, S. 1771-1774
- [94] T. Ohzone, T. Matsuda, T. Hori, „Erase/write cycle tests of n-MOSFETs with Si-implanted gate-SiO₂”, IEEE Trans. Elec. Dev., 43, 1996, S. 1374-1381
- [95] S. H. Choi, R. G. Elliman, „Reversible charging effects in SiO₂ films containing Si nanocrystals”, Appl. Phys. Lett., 75, 1999, S. 968-970
- [96] P. Normand, E. Kapetanakis, D. Tsoukalas, G. Kamoulakos, K. Beltsios, J. Van-Den-Berg, S. Zhang, „MOS memory devices based on silicon nanocrystal arrays fabricated by very low energy ion implantation”, Mater. Sci. Eng. C, C 15, 2001, S. 145-147
- [97] O. Gonzalez-Varona, B. Garrido, S. Cheylan, A. Perez-Rodriguez, A. Cuadras, „Control of tunnel oxide thickness in Si-nanocrystal array memories obtained by ion implantation and its impact in writing speed and volatility”, Appl. Phys. Lett. 82, 2003, S. 2151-2153
- [98] S. Cheylan, O. Gonzalez-Varona, B. Garrido, A. Perez-Rodriguez, J. R. Morante, „Accurate control of tunnel oxide thickness in Si-nanocrystal array memories obtained by ion implantation and its impact in writing speed and volatility”, International Workshop NEOP, 7-9.10.2002, Dresden, Germany, www.neop.de
- [99] J. De Blauwe, M. Ostraat, M. L. Green, G. Weber, T. Sorsch, A. Kerber, F. Klemens, R. Cirelli, E. Ferry, J. L. Grazul, F. Baumann, Y. Kim, W. Mansfield, J. Bude, J. T. C. Lee, S. J. Hillenius, R. C. Flagan, H. T. Atwater, „A novel, aerosol-nanocrystal floating-gate device for non-volatile memory application”, IEDM, 2000, S. 683-686
- [100] M. L. Ostraat, J. W. De Blauwe, M. L. Green, M. L. Brongersma, J. Casperson, R. C. Flagan, H. A. Atwater, „Synthesis and characterization of aerosol silicon nanocrystal non-volatile floating gate memory devices”, Appl. Phys. Lett., 79, 2001, S. 433-435
- [101] M. Ostraat, J. W. De Blauwe, M. L. Martin, L. D. Bell, H. A. Atwater, R. C. Flagan, „Ultraclean Two-Stage Aerosol Reactor for Production of Oxide-Passivated Silicon Nanoparticles for novel Memory Devices”, J. Electroch. Soc., 148, 2001, S. G265-G270
- [102] Mit freundlicher Genehmigung durch C. R. Wang, B. Müller, K. R. Hofmann: Arbeitsgruppe Resonante Tunneldioden am IHW
- [103] J. Omachi, R. Nakamura, K. Nishiguchi, „Retardation in the oxidation rate of nanocrystalline silicon quantum dots”, MRS Symposium, 638, 2001, S. F.5.3.1-6
- [104] A. Nakajima, T. Futatsugi, N. Horiguchi, N. Yokojama, „Formation of Sn nanocrystals in thin SiO₂ film using low-energy ion implantation”, Appl. Phys. Lett., 71, 1997, S. 3652-3654
- [105] A. Nakajima, H. Nakao, H. Uneo, T. Futatsugi, N. Yokoyama, „Coulomb blockade in Sb nanocrystals formed in thin, thermally grown SiO₂ layers by low-energy ion implantation”, Appl. Phys. Lett., 78, 1998, S. 1071-1073
- [106] D. M. Schaadt, E. T. Yu, S. Sankar, A. E. Berkowitz, „Charge storage in Co nanoclusters embedded in SiO₂ by scanning force microscopy”, Appl. Phys. Lett, 74, 1999, S. 472-474
- [107] Z. Liu, C. Lee, V. Narayanan, G. Pei, E. C. Kan, „Metal Nanocrystal Memories - Part I: Device Design and Fabrication”, IEEE Trans. on Elec. Dev., 49, 2002, S. 1606-1613
- [108] Z. Liu, C. Lee, V. Narayanan, G. Pei, E. C. Kan, „Metal Nanocrystal Memories - Part II: Electrical Characteristics”, IEEE Trans. on Elec. Dev., 49, 2002, S. 1614-1622

- [109] H. A. Atwater, „Silicon Nanoparticle Engineering for Novel Logic and Memory Applications”, NSF Partnership in Nanotechnology conference, 2001
- [110] S. Tiwari, F. Rana, H. Hanafi, A. Hartstein, E. F. Crabbe, K. Chan, „A silicon nanocrystal based memory”, *Appl. Phys. Lett.*, 68, 1996, S. 1377-1379
- [111] D. Delenruyelle, C. Le Royer, B. DeSalvo, D. Mariolle, T. Baron, G. Le Carval, D. Fraboulet, J. L. Autran, S. Deleonibus, „A nano-scaled Multiple-Tunnel-Junction memory employing Silicon nanocrystals as charge injectors“, 2003, Silicon Nanoelectronics Workshop, S. 88-89
- [112] R. F. Steimle, M. Sadd, R. Muralidhar, R. Rao, B. Hradsky, S. Straub, B. E. White, „Hybrid Silicon Nanocrystal Silicon Nitride DRAM”, 2003, Silicon Nanoelectronics Workshop, S. 90-91
- [113] S. Lombardo, D. Corso, I. Crupi, C. Geradi, G. Ammondola, B. De Salvo, L. Perniola, „Multi-bit storage through Si nanocrystals embedded in SiO₂”, *Proceedings of INFOS 2003*, Barcelona (ohne Seitenangabe - 3 Seiten)
- [114] S. Tiwari, F. Rana, K. Chan, L. Shi, H. Hanafi, „Single charge and confinement effects in nano-crystal memories”, *Appl. Phys. Lett.*, 69, 1996, S. 1232-1234
- [115] T. Futatsugi, A. Nakajima, H. Nakao, „Silicon Single-electron Memory Using Ultra-small Floating Gate”, *Fujitsu Sci. Tech. J.*, 34, 1998, S. 142-152
- [116] C. Wasshuber, H. Kosina, S. Selberherr, „A Comparative Study of Single Electron Memories”, *IEEE Trans. of Elec. Dev.*, 45, 1998, S. 2365-2371
- [117] L. Guo, E. Leobandung, S. Y. Chou, „A Silicon Single-Electron Transistor Memory operating at room temperature“, *Science*, 275, 1997, S. 649-651
- [118] J. J. Welser, S. Tiwari, S. Rishton, Y. K. Lee, Y. Lee, „Room Temperature Operation of a Quantum Dot Flash Memory“, *IEEE Elec. Dev. Lett.* 18, 1997, S. 278-280
- [119] S. M. Sze, „VLSI Technology”, McGraw Hill, 1983
- [120] Y. Nishi, R. Doering, „Handbook of Semiconductor Manufacturing Technology”, Marcel Dekker, Inc., 2000
- [121] R. K. Laxman, A. K. Hochberg, D. A. Roberts, F. D. W. Kaminsky, H. G. Hockenhull, „Low Temperature LPCVD Silicon Nitride using a Chlorine-free organosilicon Precursor“, *VMIC Conference*, 1998, S. 568-573
- [122] BTBAS Promobook, *Technisches Handbuch der Firma Schumacher (Hersteller der Chemikalie BTBAS)*, 2002, Carlsbad, USA
- [123] J. Ellenberger, (presented by R. Herring), „Process Characterization for BTBAS Films”, 12th Dielectrics and Metalization Symposium, 2000
- [124] H. Kobayachi, „Use of BTBAS for Silicon Nitride”, 11th Dielectric and CVD Metalization Symposium Proceedings, 2000
- [125] Produktinformationen: www.schumacher.com
- [126] B. Park, R. Conti, L. Economikos, A. Chakravarti, J. Ellenberger, „Characterization of bis(tertiary-butylamino)silane-based low-pressure chemical vapor deposition silicate glass films”, *J. Vac. Sci. Technol. B*, 19, 2001, S. 1788-1795
- [127] S. M. Sze, „Physics of semiconductor devices”, John Wiley & Sons, 1981, Kapitel, 8.6.1, S. 496-504
- [128] S. Paprotta, F. Beug, T. Wietler, R. Ferretti, K. R. Hofmann, „Characterization of Gate-Stacks with Silicon and Germanium Nano-Crystals for Memory Application”, *International Workshop NEOP*, 7-9.10.2002, Dresden, Germany, www.neop.de
- [129] W. Kern, „The evolution of silicon wafer cleaning technology”, *J. Electrochem. Soc.*, 137, 6, 1990, S. 1887-1892
- [130] M. Kammler, „Surfactant-modifizierte Epitaxie von Germanium auf Silizium (111): Morphologie und elektrische Eigenschaften“, *Dissertation*, Shaker Verlag, 2001, S. 9-13
- [131] T. Kamins, „Polycrystalline Silicon for integrated circuit applications”, Boston, Kluwer, 1988, S. 53-54
- [132] S. Paprotta, R. Ferretti, K. R. Hofmann, J. D. Kähler, „Characterization of LPCVD-SiO₂ and ONO-Stacks using BTBAS as Precursor”, 5th International Meeting of CREMSI, 14/15.11.2002, STUniversity, Fuveau, France
- [133] O. Kerker, „Charakterisierung und Optimierung von SiO₂-Schichten mit BTBAS als Precursor für den Einsatz in der Nano-Cluster-Speichertechnologie“, *Studienarbeit am IHW*, 2001
- [134] A. Ott, „Charakterisierung von SiO₂/SiN_xO_y/SiO₂-Isolatorsystemen für den Einsatz in der Nano-Cluster-Speichertechnologie“, *Diplomarbeit am IHW*, 2002
- [135] Als Vorlage für dieses Bild diente: H. G. Tompkins, „A User’s Guide to Ellipsometry“, Academic Press, Inc., 1993, S. 30, Figure 2-10
- [136] G. Lehner, „Elektromagnetische Feldtheorie für Ingenieure und Physiker“, Springer Verlag, 1990
- [137] H. G. Tompkins, „Spectroscopic Ellipsometry and Reflectometry“, John Wiley & Sons, 1999
- [138] R. M. A. Azzam, „Ellipsometry and Polarized Light”, Elsevier Science B. V., 1977, S. 332-340
- [139] S. Paprotta, K. S. Rover, R. Ferretti, U. Hohne, J. D. Kahler, J. Haase, „In-line characterization of thin polysilicon films by variable angle spectroscopic ellipsometry“, *Amorphous and Heterogeneous Silicon*

- Thin Films - 2000 Symposium (Materials Research Society Symposium Proceedings Vol. (609)), 2001, S. A8.8.1-7
- [140] D. A. G. Bruggeman, „Berechnung verschiedener physikalischer Konstanten von heterogenen Substanzen“, Ann. Phys. (Leip.), 24, 1935, S. 636
- [141] H. G. Tompkins, „Spectroscopic Ellipsometry and Reflectometry“, John Wiley & Sons, 1999, S. 23-33
- [142] H. G. Tompkins, „A Users Guide to Ellipsometry“, Academic Press Inc., 1993, S. 246-248
- [143] Datenbank für optische Konstanten ist in der Software AdvFit Vers. 22 der Firma Sentech Instruments enthalten.
- [144] Anleitung und Gerätebeschreibung des Rasterkraftmikroskops Autoprobe M5
- [145] R. F. Pierret, „Semiconductor Device Fundamentals“, Addison Wesley, 1996, S. 565-600
- [146] K. R. Hofmann, Skript zur Vorlesung „Bauelemente der Mikroelektronik II“, S. 1-24
- [147] C. Popp, „Elektrische Charakterisierung von MOS-Strukturen nach Ladungsinjektion mit hohen Feldstärken“, Diplomarbeit am IHW, 1999
- [148] S. Mier, „Elektrische Charakterisierung von Gateoxiden für elektrische Festwertspeicher“, Diplomarbeit am IHW, 1999
- [149] F. Beug, Dissertation in Vorbereitung
- [150] M. Henzler, W. Göpel, „Oberflächenphysik des Festkörpers“, B. G. Teubner Stuttgart, 1994
- [151] D. K. Schroder, „Semiconductor Material and Device Characterization“, John Wiley & Sons Inc., 1998, Kapitel 6
- [152] Daten entstammen aus T. Hori, „Gate Dielectrics and MOS ULSIs“, Springer, 1997, S. 45
- [153] D. K. Schroder, „Semiconductor Material and Device Characterization“, John Wiley & Sons Inc., 1998, S. 394
- [154] A. Bendel, J. Disney, W.A. Pridmore, „Taguchi Methods“, Springer Verlag, 1989
- [155] J. D. Plummer, M. D. Deal, P. B. Griffin, „Silicon VLSI Technology Fundamentals, Practice and Modeling“, Prentice Hall, 2000, S. 618
- [156] W. Ting, S. N. Lin, D. L. Kwong, „Thin stacked oxide/nitride/oxide dielectrics formation by in situ multiple reactive rapid thermal processing“ Appl. Phys. Lett., 55, 1989, S. 2313-2325
- [157] S. Habermehl, R. T. Apodaca, „Correlation of charge transport to intrinsic strain in silicon oxynitride and si-rich silicon nitride thin films“, Appl. Phys. Lett., 84, 2004, S. 215-217
- [158] M. Binke, „Charakterisierung von siliziumreichen Si_xO_y -Systemen für den Einsatz in der Nano-Cluster-Speichertechnologie“, Diplomarbeit am IHW, 2003
- [159] T. Hori, „Gate Dielectrics and MOS ULSIs“, Springer-Verlag Berlin Heidelberg, 1997, S. 45
- [160] C. L. Headberg, „Handbook of Auger Electron Spectroscopy“, Physical Electronics Inc., 1995
- [161] F. Bertin, T. Baron, D. Mariolle, F. Martin, A. Chabli, M Dupuy, „Characterization of Deposited Nanocrystalline Silicon Spectroscopic Ellipsometry“, Phys. Stat. Sol., 175, 1999, S. 405-412
- [162] K. H. Joon, S. J. Baik, K. S. Lim, H. S. Lee, J. Y. Lee, „Simulation of ellipsometric spectra from nanocrystalline silicon floating gate structures“, Phys. Rev. B, 67, 2003, S. 155326-1 bis 6
- [163] C. F. Lin, W. T. Tseng, M. S. Feng, „Formation and characteristics of silicon nanocrystals in plasma-enhanced chemical-vapor-deposited silicon-rich oxide“, J. of Appl. Phys., 87, 2000, S. 2808-2815
- [164] B. De Salvo, und 29 weitere Autoren, „How far will Silicon nanocrystals push the scaling limits of NVMs technologies“, IEDM, 2003
- [165] W. L. Yang, T. S. Chao, C.-M. Cheng, T. M. Pan, T. F. Lei, „High Quality Interpoly Dielectrics on Nitrided-Polysilicon for Nonvolatile Memory Devices“, IEEE Trans. Elec. Dev., 48, 2001, S. 1304-1309
- [166] J. F. Ziegler (Ed.), www.srim.org
- [167] Persönliche Mitteilung durch Dr. E. Bugiel (Mitarbeiter am IHW)
- [168] D. N. Kouvatso, V. Ioannou-Sougleridis, „Charging effects in silicon nanocrystals embedded in SiO_2 films“, Mater. Sci. Eng. B, 101, 2003, S. 270-274
- [169] D. N. Kouvatso, V. Ioannou-Sougleridis, „Charging effects in silicon nanocrystals within SiO_2 layers, fabricated by chemical vapor deposition, and annealing“, Appl. Phys. Lett., 82, 2003, S. 397-399
- [170] Y. H. Lin, C. L. Lee, T. F. Lei, „Monitoring Trapped Charge Generation for Gate Oxide Under Stress“, IEEE Trans. Elec. Dev., 44, 1997, S. 1441-1446
- [171] F. P. Heimann, G. Warfield, „The Effects of Oxide Traps on the MOS-Capacitance“, IEEE Trans. Elec. Dev., 1965, S. 167-178
- [172] P. Normand, E. Kapetanakis, P. Dimitrakis, D. Tsoukalas, K. Beltsios, N. Cherkashin, C. Bonafos, G. Benassayag, H. Coffin, A. Claverie, V. Soncini, A. Agarwal, M. Ameen, „Effect of annealing environment on the memory properties of thin oxides with embedded Si nanocrystals obtained by low-energy ion-beam synthesis“, Appl. Phys. Lett., 83, 2003, S. 168-170
- [173] C. M. Compagnoni, D. Ielmini, A. S. Spinelli, A. L. Lacaita, C. Previtali, C. Geradi, „Study of data retention for nanocrystal Flash memories“, IRPS, 2003
- [174] B. De Salvo, G. G. Ghibaud, G. Pananakakis, P. Masson, T. Baron, N. Buffet, A. Fernandes, B. Guillaumont, „Experimental and Theoretical Investigation of Nano-Crystal and Nitride-Trap Memory Devices“, IEEE Trans. Elec. Dev., 48, 2001, S. 1789-1797

- [175] C. L. Heng, L. W. Teo, V. Ho, M. S. Tay, Y. Lei, W. K. Choi, W. K. Chim, „Effects of rapid thermal annealing time and ambient temperature on the charge storage capability of SiO₂/pure Ge/rapid thermal oxide memory structure”, *Micro. Eng.*, 66, 2003, S. 218-223
- [176] Persönliches Gespräch mit Mitarbeitern von Infineon Technologies
- [177] T. C. Chang, S. T. Yan, C. H. Hsu, M. T. Tang, J. F. Lee, Y. H. Tai, P. T. Liu, S. M. Sze, „A distributed charge storage with GeO₂ nanodots“, *Appl. Phys. Lett.*, 84, 2004, S. 2581-2583
- [178] Y. Shi, K. Saito, H. Ishikuro, T. Hiramoto, „Effects of Traps on charge storage characteristics in metal-oxide-semiconductor memory structures based on silicon nanocrystals”, *J. Appl. Phys.*, 84, 1998, S. 2358-2360
- [179] A. Cheung, G. M. Azevedo, C. J. Glover, D. J. Llewellyn, R. G. Ellimann, G. J. Foran, M. C. Ridgway, „Structural perturbations within Ge nanocrystals in silica”, *Appl. Phys. Lett.*, 84, 2004, S. 278-280
- [180] K. H. Stegemann, H. J. Thees, M. Wittmaack, J. v. Borany, K. H. Heinig, T. Gebel, „Microstructure and Electrical Properties of Ge- and Si-Nanoclusters in implanted Gate Oxide for embedded Memory Application”, *Proceedings of International Conference on Ion-Implantation Technology*, 2000, S. 32-37
- [181] E. W. H. Kan, W. K. Choi, W. K. Chim, „Origin of charge trapping in germanium nanocrystal embedded SiO₂ system: Role of interfacial traps?”, *J. Appl. Phys.*, 95, 2004, S. 3148-3152
- [182] K. Das, S. Maikap, A. Dhar, B. K. Mathur, S. K. Ray, „Metal-oxide-semiconductor structure with Ge nanocrystals for memory devices application”, *Electr. Lett.*, 39, 2003, S. 1865-1966
- [183] K. Das, M. NandaGoswami, R. Mahapatra, G. S. Kar, A. Dhar, H. N. Acharya, S. Maikap, J. H. Lee, S. K. Ray, „Charge storage and photoluminescence characteristics of silicon oxide embedded Ge nanocrystal trilayer structures“, *Appl. Phys. Lett.*, 84, 2004, S. 1386-1388
- [184] V. Ho, M. S. Tay, C. H. Moey, L. W. Teo, W. K. Choi, W. K. Chim, C. L. Heng, Y. Lei, „Electrical Characterization of a trilayer germanium nanocrystal memory device”, *Micro. Eng.*, 66, 2003, S. 33-38
- [185] J. K. Kim, H. J. Cheong, Y. Kim, J. Y. Yi, H. J. Bark, S. H. Bang, J. H. Choi, „Rapid-thermal annealing effect on lateral charge loss in metal-oxide-semiconductor capacitors with Ge nanocrystals”, *Appl. Phys. Lett.*, 82, 2003, S. 2527-2529
- [186] Y. Kim, H. J. Cheong, K. H. Park, T. H. Chung, H. J. Bark, J. Y. Yi, S. H. Bang, J. H. Cho, „Charge retention characteristics in a metal-insulator-semiconductor capacitor containing Ge nanocrystals“, *Semicond. Sci. Technol.*, 17, 2002, S. 1039-1043
- [187] J. Gumphier, W. Bather, N. Mehta, D. Wedel, „Characterization of Low-Temperature Silicon Nitride LPCVD from Bis(tertiary-butylamino)silane and Ammonia”, *J. Electrochem. Soc.*, 151, 2004, S. G353-G359
- [188] B. Garrido, S. Cheylan, O. Gonzales-Varona, A. Perez-Rodriguez, J. R. Morante, „The effect of additional oxidation on the memory characteristics of metal-oxide-semiconductor capacitors with silicon nanocrystals”, *Appl. Phys. Lett.*, 82, 2003, S. 4118-4120
- [189] W. Skorupa, L. Rebohle, T. Gebel, „Group-IV nanocluster formation by ion-beam synthesis“, *Appl. Phys. A*, 76, 2003, S. 1049-1059
- [190] C. R. Wang, B. H. Müller, K. R. Hofmann, „CaF₂/Si/CaF₂ double-barrier resonant-tunnelling diodes on Si”, *Nanotechnology*, 11, 2003, S. 1192-1196
- [191] H. J. Osten, E. Bugiel, A. Fissel, „Epitaxial praseodymium oxide: a new high-K dielectric”, *Mater. Res. Soc. Symposium Proceedings Vol. 744*, 2003, S. 15-24
- [192] P. T. Lai, X. Jingping, H. B. Lo, Y. C. Cheng, „Quality improvement of low-pressure chemical-vapor-deposited oxide by N₂O nitridation”, *Appl. Phys. Lett.*, 70, 1997, S. 996-998
- [193] T. Baron, B. Pelissier, L. Perniola, F. Mazen, J. M. Hartmann, G. Rolland, „Chemical vapor deposition of Ge nanocrystals on SiO₂“, *Appl. Phys. Lett.*, 83, 2003, S. 1444-1447
- [194] M. Kanoun, A. Souifi, T. Baron, F. Mazen, „Electrical study of Ge-nanocrystal-based metal-oxide-semiconductor structures for p-type nonvolatile memory applications“, *Appl. Phys. Lett.*, 84, 2004, S. 5079-5081

Veröffentlichungsliste

Teile dieser Arbeit sind auf folgenden internationalen Fachkonferenzen veröffentlicht worden:

S. Paprotta, F. Beug, T. Wietler, R. Ferretti, K. R. Hofmann, „Characterization of Gate-Stacks with Silicon and Germanium Nano-Crystals for Memory Application”, International Workshop NEOP, 7-9.10.2002, Dresden, Germany, www.neop.de

S. Paprotta, R. Ferretti, K. R. Hofmann, J. D. Kähler, „Characterization of LPCVD-SiO₂ and ONO-Stacks using BTBAS as Precursor”, 5th International Meeting of CREMSI, 14/15.11.2002, STUniversity, Fuveau, France

weitere Veröffentlichungen außerhalb dieser Dissertation:

S. Paprotta, K. S. Rover, R. Ferretti, U. Hohne, J. D. Kahler, J. Haase, „In-line characterization of thin polysilicon films by variable angle spectroscopic ellipsometry“, CA Conference paper / Amorphous and Heterogeneous Silicon Thin Films - 2000 Symposium (Materials Research Society Symposium Proceedings Vol.609), 2001, S. A 8.8.1-7

T. Rotter, D. Mistele, J. Stemmer, M. Seyboth, V. Schwegler, **S. Paprotta**, F. Fedler, H. Klausung, O. K. Semchinova, J. Aderhold, J. Graul, „First AlGaIn/GaN metal oxide semiconductor heterostructure field effect transistor based on photoanodic oxide“, Electronics Letters, 37, 2001, S. 715-716

D. Mistele, T. Rotter, K. S. Röver, **S. Paprotta**, Z. Bougrioua, F. Fedler, H. Klausung, O. K. Semchinova, J. Stemmer, J. Aderhold, J. Graul, „AlGaIn/GaN-Based MOSHFETs with Different Gate Dielectrics and Treatments”, MRS Fall Meeting, 26-30.11.2001, Boston, USA, Poster

D. Mistele, T. Rotter, K. S. Rover, **S. Paprotta**, M. Seyboth, V. Schwegler, F. Fedler, H. Klausung, O. K. Semchinova, J. Stemmer, J. Aderhold, J. Graul, „First AlGaIn/GaN MOSFET with photoanodic gate dielectric“, Materials Science & Engineering B (Solid-State Materials for Advanced Technology), 93, 2002, S. 107-111

Lebenslauf

Steffen Paprotta

geboren am 02.12.1970 in Hannover

- | | |
|------------------|--|
| 6/1991 | Abitur am Gymnasium Isernhagen |
| 10/1992 - 8/1998 | Studium an der Universität Hannover
Studienfach: Physik
Abschluss: Diplom-Physiker |
| 10/1995 - 9/1996 | Erasmus Stipendium
Universität Granada, Spanien
Studienfach: Physik |
| 10/1998 - 7/2004 | Wissenschaftlicher Mitarbeiter am
Institut für Halbleiterbauelemente und Werkstoffe
Universität Hannover |
| ab 8/2004 | Mitarbeiter bei Infineon Technologies in Dresden |

Danksagung

Ich danke Prof. Dr. K. R. Hofmann, dass ich seit dem 15.10.1998 an seinen Forschungsprojekten mitarbeiten durfte, wodurch diese Arbeit erst ermöglicht wurde. Besonders hervorzuheben sind dabei die Freiheit, die in seiner Arbeitsgruppe herrscht, sich selbst zu entfalten und seine Bereitschaft, sein bemerkenswertes Wissen über die Physik und die Theorie der Bauelemente in die Arbeiten seiner Mitarbeiter einzubringen.

Weiterhin danke ich Prof. Dr.-Ing. W. Mathis für die Übernahme des Koreferats und Prof. Dr.-Ing. H. Garbe für die Übernahme des Prüfungsvorsitzes.

Da eine technologische Arbeit am IHW immer ein gutes Zusammenspiel aller Mitarbeiter erfordert, möchte ich mich hiermit bei allen Mitarbeitern und Studenten des IHW sowie den Mitarbeitern der Firma centrotherm in Hannover, die mich tatkräftig unterstützt haben, bedanken und allen weiterhin viel Erfolg bei ihren zukünftigen Aufgaben wünschen.

Der größte Dank gilt allerdings meiner Frau Barbara, die mich über die gesamte Zeit am IHW unterstützt und vor allem „ertragen“ hat.

Abschließend möchte ich mich noch bei den Mitwirkenden des Projektes Konsul für die konstruktive Zusammenarbeit und die Durchführung der Ionenimplantation bedanken.